



HC32F030 系列

32 位 ARM[®] Cortex[®]-M0+ 微控制器

用户手册

前 言

非常感谢大家对华大半导体产品的支持和信赖。

使用本系列产品前，请系统阅读本手册和“数据手册”。

➤ 本手册的目的和对象读者

本手册主要介绍本系列的功能、操作事项和使用方法。对象读者为使用本系列实际开发产品的工程师。

※ 本手册介绍外设功能的构成和操作说明，但不包括该系列的规格说明。关于芯片规格，详情参见其对应的“数据手册”。

➤ 样本程序和开发环境

华大半导体提供外设功能运行用的样本程序和本系列所需的开发环境说明。关于华大微控制器的运行规格和使用方法，请联系本公司。

➤ 微控制器支持信息：<http://www.hdsc.com.cn/mcu.htm>

- 华大半导体有限公司（以下简称：“HDSC”）保留随时更改、更正、增强、修改华大半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。HDSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- 用户对 HDSC 产品的选择和使用承担全部责任，用户将 HDSC 产品用于其自己或指定第三方产品上的，HDSC 不提供服务支持且不对此类产品承担任何责任。
- HDSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- HDSC 产品的转售，若其条款与此处规定不同，HDSC 对此类产品的任何保修承诺无效。
- 任何带有“®”或“™”标识的图形或字样是 HDSC 的商标。所有其他在 HDSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- 本通知中的信息取代并替换先前版本中的信息。

目 录

前 言	2
目 录	3
简 介	31
产品特性 通用 MCU	32
1 功能模块.....	33
1.1 32 位 CORTEX M0+ 内核.....	34
1.2 64K Byte FLASH	34
1.3 8K Byte RAM.....	34
1.4 时钟系统	34
1.5 工作模式	35
1.6 通用 IO 端口	35
1.7 中断控制器	35
1.8 复位控制器	36
1.9 DMAC	36
1.10 定时器/计数器	37
1.11 看门狗 WDT	38
1.12 通用异步收发器 UART0~UART1	39
1.13 同步串行接口 SPI.....	39
1.14 I2C 总线	40
1.15 蜂鸣器 Buzzer	40
1.16 时钟校准电路.....	40
1.17 唯一识别号 UID	41
1.18 CRC16/32 硬件循环冗余校验码.....	41
1.19 32 位硬件除法器.....	41
1.20 AES 硬件加密	41
1.21 TRNG 真随机数发生器.....	41
1.22 12 Bit SARADC	42
1.23 电压比较器 VC.....	42
1.24 低电压检测器 LVD.....	43
1.25 运放 OPA.....	43
1.26 嵌入式调试系统.....	43
1.27 编程模式	43
1.28 高安全性	44
2 引脚配置及功能.....	45
2.1 引脚配置图	45
2.2 引脚功能说明.....	49
2.3 模块信号说明.....	56
3 系统结构.....	58
3.1 概述	58
3.2 系统地址划分.....	59

3.3	存储器 and 模块地址分配.....	60
4	工作模式.....	62
4.1	运行模式	64
4.2	休眠模式	65
4.3	深度休眠模式.....	67
5	系统控制器 (SYSCTRL)	70
5.1	系统时钟介绍	70
5.1.1	内部高速 RC 时钟 RCH	71
5.1.2	内部低速 RC 时钟 RCL.....	71
5.1.3	外部低速晶振时钟 XTL	72
5.1.4	外部高速晶振时钟 XTH.....	72
5.1.5	锁相环时钟 PLL.....	72
5.1.6	时钟启动过程.....	73
5.2	系统时钟切换.....	74
5.2.1	标准的时钟切换流程.....	74
5.2.2	RCH 不同振荡频率间切换流程.....	74
5.2.3	从其它时钟切换到 XTL 示例	75
5.2.4	从其它时钟切换到 XTH 示例	76
5.2.5	从其它时钟切换到 RCL 示例	76
5.2.6	从其它时钟切换到 RCH 示例.....	77
5.2.7	PLL 与 RCH 相互切换示例, 参考时钟为 RCH.....	77
5.2.8	PLL 与 XTH 相互切换示例, 参考时钟为 XTH.....	78
5.3	时钟校准模块	80
5.4	中断唤醒控制	81
5.4.1	从深度休眠模式唤醒后执行中断服务程序的方法	81
5.4.2	从深度休眠模式唤醒后不执行中断服务程序的方法	81
5.4.3	使用退出休眠特性	82
5.5	寄存器	84
5.5.1	系统控制寄存器 0 (SYSCTRL0)	85
5.5.2	系统控制寄存器 1 (SYSCTRL1)	87
5.5.3	系统控制寄存器 2 (SYSCTRL2)	88
5.5.4	RCH 控制寄存器 (RCH_CR)	89
5.5.5	XTH 控制寄存器 (XTH_CR)	90
5.5.6	RCL 控制寄存器 (RCL_CR)	91
5.5.7	XTL 控制寄存器 (XTL_CR)	92
5.5.8	PLL 控制寄存器 (PLL_CR)	93
5.5.9	外围模块时钟控制寄存器 (PERI_CLKEN)	95
6	复位控制器 (RESET)	97
6.1	复位控制器介绍.....	97
6.1.1	上电下电复位 POR	97
6.1.2	外部复位引脚复位	98
6.1.3	WDT 复位.....	98

6.1.4	PCA 复位	98
6.1.5	LVD 低电压复位	98
6.1.6	Cortex-M0+ SYSRESETREQ 复位	98
6.1.7	Cortex-M0+ LOCKUP 复位	98
6.2	寄存器	99
6.2.1	复位标识寄存器 (RESET_FLAG)	99
6.2.2	外围模块复位控制寄存器 (PREI_RESET)	101
7	中断控制器 (NVIC)	103
7.1	概述	103
7.2	中断优先级	104
7.3	中断向量表	104
7.4	中断输入和挂起行为	105
7.5	中断等待	109
7.6	中断源	110
7.7	中断结构图	112
7.8	寄存器	114
7.8.1	中断使能设置寄存器 (SCS_SETENA)	114
7.8.2	中断使能清除寄存器 (SCS_CLRENA)	115
7.8.3	中断挂起状态设置寄存器 (SCS_SETPEND)	115
7.8.4	中断挂起状态清除寄存器 (SCS_CLRPEND)	116
7.8.5	中断优先级寄存器 (SCS_IPR0)	117
7.8.6	中断优先级寄存器 (SCS_IPR1)	118
7.8.7	中断优先级寄存器 (SCS_IPR2)	119
7.8.8	中断优先级寄存器 (SCS_IPR3)	120
7.8.9	中断优先级寄存器 (SCS_IPR4)	121
7.8.10	中断优先级寄存器 (SCS_IPR5)	122
7.8.11	中断优先级寄存器 (SCS_IPR6)	123
7.8.12	中断优先级寄存器 (SCS_IPR7)	124
7.8.13	中断屏蔽特殊寄存器 (SCS_PRIMASK)	125
7.9	软件基本操作	126
7.9.1	外部中断使能	126
7.9.2	NVIC 中断使能和清除使能	126
7.9.3	NVIC 中断挂起和清除挂起	126
7.9.4	NVIC 中断优先级	126
7.9.5	NVIC 中断屏蔽	127
8	端口控制器 (GPIO)	128
8.1	端口控制器简介	128
8.2	端口控制器主要特性	128
8.3	端口控制器功能描述	129
8.3.1	端口配置功能	129
8.3.2	端口的写入	132
8.3.3	端口的读取	133

8.3.4	端口复用功能.....	134
8.3.5	端口中断功能.....	136
8.4	端口配置操作流程.....	137
8.4.1	端口复用配置为模拟端口操作流程.....	137
8.4.2	端口复用配置为数字通用端口操作流程.....	137
8.4.3	端口复用配置为数字功能端口操作流程.....	137
8.4.4	端口复用配置为调试测试端口操作流程.....	137
8.4.5	端口复用配置为红外输出信号操作流程.....	137
8.4.6	端口高电平中断操作流程.....	138
8.4.7	端口低电平中断操作流程.....	138
8.4.8	端口上升沿中断操作流程.....	138
8.4.9	端口下降沿中断操作流程.....	138
8.4.10	端口上拉使能配置操作流程.....	139
8.4.11	端口下拉使能配置操作流程.....	139
8.4.12	端口增强驱动配置操作流程.....	139
8.4.13	端口开漏输出配置操作流程.....	139
8.4.14	端口位置位操作流程.....	139
8.4.15	端口位清零操作流程.....	139
8.4.16	端口位置位清零操作流程.....	139
8.5	端口控制器寄存器描述.....	140
8.5.1	端口 PA.....	144
8.5.1.1	端口 PA00 功能配置寄存器 (PA00_SEL).....	144
8.5.1.2	端口 PA01 功能配置寄存器 (PA01_SEL).....	145
8.5.1.3	端口 PA02 功能配置寄存器 (PA02_SEL).....	146
8.5.1.4	端口 PA03 功能配置寄存器 (PA03_SEL).....	147
8.5.1.5	端口 PA04 功能配置寄存器 (PA04_SEL).....	148
8.5.1.6	端口 PA05 功能配置寄存器 (PA05_SEL).....	149
8.5.1.7	端口 PA06 功能配置寄存器 (PA06_SEL).....	150
8.5.1.8	端口 PA07 功能配置寄存器 (PA07_SEL).....	151
8.5.1.9	端口 PA08 功能配置寄存器 (PA08_SEL).....	152
8.5.1.10	端口 PA09 功能配置寄存器 (PA09_SEL).....	153
8.5.1.11	端口 PA10 功能配置寄存器 (PA10_SEL).....	154
8.5.1.12	端口 PA11 功能配置寄存器 (PA11_SEL).....	155
8.5.1.13	端口 PA12 功能配置寄存器 (PA12_SEL).....	156
8.5.1.14	端口 PA13 功能配置寄存器 (PA13_SEL).....	157
8.5.1.15	端口 PA14 功能配置寄存器 (PA14_SEL).....	158
8.5.1.16	端口 PA15 功能配置寄存器 (PA15_SEL).....	159
8.5.1.17	端口 PA 输入输出配置寄存器 (PADIR).....	160
8.5.1.18	端口 PA 输入值寄存器 (PAIN).....	161
8.5.1.19	端口 PA 输出值配置寄存器 (PAOUT).....	162
8.5.1.20	端口 PA 数模配置寄存器 (PAADS).....	163
8.5.1.21	端口 PA 位置位寄存器 (PABSET).....	164

8.5.1.22	端口 PA 位清零寄存器 (PABCLR)	165
8.5.1.23	端口 PA 位置位清零寄存器 (PABSETCLR)	166
8.5.1.24	端口 PA 驱动能力配置寄存器 (PADR)	167
8.5.1.25	端口 PA 上拉使能配置寄存器 (PAPU)	168
8.5.1.26	端口 PA 下拉使能配置寄存器 (PAPD)	169
8.5.1.27	端口 PA 开漏输出配置寄存器 (PAOD)	170
8.5.1.28	端口 PA 高电平中断使能配置寄存器 (PAHIE)	171
8.5.1.29	端口 PA 低电平中断使能配置寄存器 (PALIE)	172
8.5.1.30	端口 PA 上升沿中断使能配置寄存器 (PARIE)	173
8.5.1.31	端口 PA 下降沿中断使能配置寄存器 (PAFIE)	174
8.5.1.32	端口 PA 中断状态寄存器 (PA_STAT)	175
8.5.1.33	端口 PA 中断清除寄存器 (PA_ICLR)	176
8.5.2	端口 PB	177
8.5.2.1	端口 PB00 功能配置寄存器 (PB00_SEL)	177
8.5.2.2	端口 PB01 功能配置寄存器 (PB01_SEL)	178
8.5.2.3	端口 PB02 功能配置寄存器 (PB02_SEL)	179
8.5.2.4	端口 PB03 功能配置寄存器 (PB03_SEL)	180
8.5.2.5	端口 PB04 功能配置寄存器 (PB04_SEL)	181
8.5.2.6	端口 PB05 功能配置寄存器 (PB05_SEL)	182
8.5.2.7	端口 PB06 功能配置寄存器 (PB06_SEL)	183
8.5.2.8	端口 PB07 功能配置寄存器 (PB07_SEL)	184
8.5.2.9	端口 PB08 功能配置寄存器 (PB08_SEL)	185
8.5.2.10	端口 PB09 功能配置寄存器 (PB09_SEL)	186
8.5.2.11	端口 PB10 功能配置寄存器 (PB10_SEL)	187
8.5.2.12	端口 PB11 功能配置寄存器 (PB11_SEL)	188
8.5.2.13	端口 PB12 功能配置寄存器 (PB12_SEL)	189
8.5.2.14	端口 PB13 功能配置寄存器 (PB13_SEL)	190
8.5.2.15	端口 PB14 功能配置寄存器 (PB14_SEL)	191
8.5.2.16	端口 PB15 功能配置寄存器 (PB15_SEL)	192
8.5.2.17	端口 PB 输入输出配置寄存器 (PBDIR)	193
8.5.2.18	端口 PB 输入值寄存器 (PBIN)	194
8.5.2.19	端口 PB 输出值配置寄存器 (PBOUT)	195
8.5.2.20	端口 PB 数模配置寄存器 (PBADS)	196
8.5.2.21	端口 PB 位置位寄存器 (PBBSET)	197
8.5.2.22	端口 PB 位清零寄存器 (PBBCLR)	198
8.5.2.23	端口 PB 位置位清零寄存器 (PBBSETCLR)	199
8.5.2.24	端口 PB 驱动能力配置寄存器 (PBDR)	200
8.5.2.25	端口 PB 上拉使能配置寄存器 (PBPU)	201
8.5.2.26	端口 PB 下拉使能配置寄存器 (PBPD)	202
8.5.2.27	端口 PB 开漏输出配置寄存器 (PBOD)	203
8.5.2.28	端口 PB 高电平中断使能配置寄存器 (PBHIE)	204
8.5.2.29	端口 PB 低电平中断使能配置寄存器 (PBLIE)	205

8.5.2.30	端口 PB 上升沿中断使能配置寄存器 (PBRIE)	206
8.5.2.31	端口 PB 下降沿中断使能配置寄存器 (PBFIE)	207
8.5.2.32	端口 PB 中断状态寄存器 (PB_STAT)	208
8.5.2.33	端口 PB 中断清除寄存器 (PB_ICLR)	209
8.5.3	端口 PC	210
8.5.3.1	端口 PC00 功能配置寄存器 (PC00_SEL)	210
8.5.3.2	端口 PC01 功能配置寄存器 (PC01_SEL)	211
8.5.3.3	端口 PC02 功能配置寄存器 (PC02_SEL)	212
8.5.3.4	端口 PC03 功能配置寄存器 (PC03_SEL)	213
8.5.3.5	端口 PC04 功能配置寄存器 (PC04_SEL)	214
8.5.3.6	端口 PC05 功能配置寄存器 (PC05_SEL)	215
8.5.3.7	端口 PC06 功能配置寄存器 (PC06_SEL)	216
8.5.3.8	端口 PC07 功能配置寄存器 (PC07_SEL)	217
8.5.3.9	端口 PC08 功能配置寄存器 (PC08_SEL)	218
8.5.3.10	端口 PC09 功能配置寄存器 (PC09_SEL)	219
8.5.3.11	端口 PC10 功能配置寄存器 (PC10_SEL)	220
8.5.3.12	端口 PC11 功能配置寄存器 (PC11_SEL)	221
8.5.3.13	端口 PC12 功能配置寄存器 (PC12_SEL)	222
8.5.3.14	端口 PC13 功能配置寄存器 (PC13_SEL)	223
8.5.3.15	端口 PC14 功能配置寄存器 (PC14_SEL)	224
8.5.3.16	端口 PC15 功能配置寄存器 (PC15_SEL)	225
8.5.3.17	端口 PC 输入输出配置寄存器 (PCDIR)	226
8.5.3.18	端口 PC 输入值寄存器 (PCIN)	227
8.5.3.19	端口 PC 输出值配置寄存器 (PCOUT)	228
8.5.3.20	端口 PC 数模配置寄存器 (PCADS)	229
8.5.3.21	端口 PC 位置位寄存器 (PCBSET)	230
8.5.3.22	端口 PC 位清零寄存器 (PCBCLR)	231
8.5.3.23	端口 PC 位置位清零寄存器 (PCBSETCLR)	232
8.5.3.24	端口 PC 驱动能力配置寄存器 (PCDR)	233
8.5.3.25	端口 PC 上拉使能配置寄存器 (PCPU)	234
8.5.3.26	端口 PC 下拉使能配置寄存器 (PCPD)	235
8.5.3.27	端口 PC 开漏输出配置寄存器 (PCOD)	236
8.5.3.28	端口 PC 高电平中断使能配置寄存器 (PCHIE)	237
8.5.3.29	端口 PC 低电平中断使能配置寄存器 (PCLIE)	238
8.5.3.30	端口 PC 上升沿中断使能配置寄存器 (PCRIE)	239
8.5.3.31	端口 PC 下降沿中断使能配置寄存器 (PCFIE)	240
8.5.3.32	端口 PC 中断状态寄存器 (PC_STAT)	241
8.5.3.33	端口 PC 中断清除寄存器 (PC_ICLR)	242
8.5.4	端口 PD	243
8.5.4.1	端口 PD00 功能配置寄存器 (PD00_SEL)	243
8.5.4.2	端口 PD01 功能配置寄存器 (PD01_SEL)	244
8.5.4.3	端口 PD02 功能配置寄存器 (PD02_SEL)	245

8.5.4.4	端口 PD03 功能配置寄存器 (PD03_SEL)	246
8.5.4.5	端口 PD04 功能配置寄存器 (PD04_SEL)	247
8.5.4.6	端口 PD05 功能配置寄存器 (PD05_SEL)	248
8.5.4.7	端口 PD06 功能配置寄存器 (PD06_SEL)	249
8.5.4.8	端口 PD07 功能配置寄存器 (PD07_SEL)	250
8.5.4.9	端口 PD 输入输出配置寄存器 (PDDIR)	251
8.5.4.10	端口 PD 输入值寄存器 (PDIN)	252
8.5.4.11	端口 PD 输出值配置寄存器 (PDOOUT)	253
8.5.4.12	端口 PD 数模配置寄存器 (PDADS)	254
8.5.4.13	端口 PD 位置位寄存器 (PDBSET)	255
8.5.4.14	端口 PD 位清零寄存器 (PDBCLR)	256
8.5.4.15	端口 PD 位置位清零寄存器 (PDBSETCLR)	257
8.5.4.16	端口 PD 驱动能力配置寄存器 (PDDR)	258
8.5.4.17	端口 PD 上拉使能配置寄存器 (PDPU)	259
8.5.4.18	端口 PD 下拉使能配置寄存器 (PDPD)	260
8.5.4.19	端口 PD 开漏输出配置寄存器 (PDOD)	261
8.5.4.20	端口 PD 高电平中断使能配置寄存器 (PDHIE)	262
8.5.4.21	端口 PD 低电平中断使能配置寄存器 (PDLIE)	263
8.5.4.22	端口 PD 上升沿中断使能配置寄存器 (PDRIE)	264
8.5.4.23	端口 PD 下降沿中断使能配置寄存器 (PDFIE)	265
8.5.4.24	端口 PD 中断状态寄存器 (PD_STAT)	266
8.5.4.25	端口 PD 中断清除寄存器 (PD_ICLR)	267
8.5.5	端口辅助功能	268
8.5.5.1	端口辅助功能配置寄存器 1 (GPIO_CTRL1)	268
8.5.5.2	端口辅助功能配置寄存器 2 (GPIO_CTRL2)	270
8.5.5.3	端口辅助功能定时器门控选择 (GPIO_TIMGS)	271
8.5.5.4	端口辅助功能定时器 ETR 选择 (GPIO_TIMES)	272
8.5.5.5	端口辅助功能定时器捕获输入选择 (GPIO_TIMCPS)	273
8.5.5.6	端口辅助功能 PCA 捕获选择 (GPIO_PCAS)	274
9	内部集成电路 (I2C)	275
9.1	I2C 简介	275
9.2	I2C 主要特性	275
9.3	I2C 协议描述	276
9.3.1	I2C 总线上数据传输	276
9.3.2	起始位或重复起始信号	277
9.3.3	从机地址传输	277
9.3.4	数据传输	277
9.4	I2C 功能描述	279
9.4.1	I2C 工作模式	280
9.4.2	仲裁与同步逻辑	280
9.4.3	串行时钟发生器	281
9.4.4	输入滤波器	281

9.4.5	地址比较器.....	282
9.4.6	中断产生器.....	282
9.4.7	I2C 主机发送模式.....	282
9.4.8	I2C 主机接收模式.....	285
9.4.9	I2C 从机接收模式.....	287
9.4.10	I2C 从机发送模式.....	290
9.4.11	I2C 其他杂项状态.....	292
9.5	I2C 操作模式.....	293
9.5.1	初始化程序.....	293
9.5.2	启动主机发送功能.....	293
9.5.3	启动主机接收功能.....	293
9.5.4	I2C 中断程序.....	294
9.5.5	无指定模式的状态.....	294
9.5.6	主发送器状态.....	295
9.5.7	主接收状态.....	296
9.5.8	从接收器状态.....	297
9.5.9	从发送器状态.....	299
9.6	I2C 寄存器描述.....	302
9.6.1	I2C 波特率计数器使能寄存器(I2Cx_TMRUN).....	302
9.6.2	I2C 波特率计数器配置寄存器(I2Cx_TM).....	303
9.6.3	I2C 配置寄存器(I2Cx_CR).....	304
9.6.4	I2C 数据寄存器(I2Cx_DATA).....	305
9.6.5	I2C 地址寄存器(I2Cx_ADDR).....	306
9.6.6	I2C 状态寄存器(I2Cx_STAT).....	307
10	串行外设接口 (SPI).....	308
10.1	SPI 简介.....	308
10.2	SPI 主要特性.....	308
10.3	SPI 功能描述.....	309
10.3.1	SPI 主机查询方式.....	309
10.3.2	SPI 主机 DMA 方式.....	310
10.3.3	SPI 主机数据时钟时序.....	311
10.3.4	SPI 从机查询方式.....	312
10.3.5	SPI 从机 DMA 方式.....	313
10.3.6	SPI 从机数据时钟时序.....	314
10.4	SPI 中断.....	315
10.5	SPI 多主机/多从机系统的配置.....	316
10.6	SPI 引脚配置说明.....	317
10.7	SPI 寄存器描述.....	318
10.7.1	SPI 配置寄存器(SPIx_CR).....	319
10.7.2	SPI 片选配置寄存器(SPIx_SSN).....	320
10.7.3	SPI 状态寄存器(SPIx_STAT).....	321
10.7.4	SPI 数据寄存器(SPIx_DATA).....	322

10.7.5	SPI 配置寄存器 2(SPIx_CR2).....	323
10.7.6	SPI 中断清除寄存器 2(SPIx_ICLR).....	324
11	时钟校准模块 (CLK_TRIM)	325
11.1	CLK_TRIM 简介.....	325
11.2	CLK_TRIM 主要特性.....	325
11.3	CLK_TRIM 功能描述.....	326
11.3.1	CLKTRIM 校准模式.....	326
11.3.1.1	时钟校准原理.....	326
11.3.1.2	时钟校准模块硬件结构.....	326
11.3.1.3	时钟校准软件流程.....	327
11.3.2	CLKTRIM 监测模式.....	329
11.3.2.1	时钟监测原理.....	329
11.3.2.2	时钟监测硬件结构.....	329
11.3.2.3	时钟监测软件流程.....	329
11.4	CLK_TRIM 寄存器描述.....	332
11.4.1	配置寄存器(CLKTRIM_CR).....	333
11.4.2	参考计数器初值配置寄存器(CLKTRIM_REFCON)	335
11.4.3	参考计数器值寄存器(CLKTRIM_REFCNT).....	335
11.4.4	校准计数器值寄存器(CLKTRIM_CALCNT).....	336
11.4.5	中断标志位寄存器(CLKTRIM_IFR).....	337
11.4.6	中断标志位清除寄存器(CLKTRIM_ICLR).....	338
11.4.7	校准计数器溢出值配置寄存器(CLKTRIM_CALCON).....	339
12	硬件除法器模块 (HDIV)	340
12.1	HDIV 简介.....	340
12.2	HDIV 主要特性.....	340
12.3	HDIV 功能描述.....	341
12.3.1	HDIV 操作流程.....	341
12.4	HDIV 寄存器描述.....	342
12.4.1	被除数寄存器(HDIV_DIVIDEND)	342
12.4.2	除数寄存器(HDIV_DIVISOR).....	343
12.4.3	商寄存器(HDIV_QUOTIENT).....	343
12.4.4	余数寄存器(HDIV_REMAINDER).....	344
12.4.5	符号寄存器(HDIV_SIGN).....	344
12.4.6	状态寄存器(HDIV_STAT).....	345
13	FLASH 控制器 (FLASH)	346
13.1	概述	346
13.2	FLASH 容量划分	346
13.3	功能描述	347
13.3.1	页擦除 (Sector Erase)	348
13.3.2	全片擦除 (Chip Erase)	349
13.3.3	写操作 (Program)	350
13.3.4	读操作 (Read)	352

13.4	擦写时间	353
13.5	读等待周期	355
13.6	擦写保护	355
13.6.1	擦写保护位	355
13.6.2	PC 地址擦写保护	355
13.7	寄存器写保护	356
13.8	寄存器	357
13.8.1	TNVS 参数寄存器 (FLASH_TNVS)	357
13.8.2	TPGS 参数寄存器 (FLASH_TPGS)	358
13.8.3	TPROG 参数寄存器 (FLASH_TPROG)	358
13.8.4	TSERASE 寄存器 (FLASH_TSERASE)	359
13.8.5	TMERASE 参数寄存器 (FLASH_TMERASE)	359
13.8.6	TPRCV 参数寄存器 (FLASH_TPRCV)	360
13.8.7	TSRCV 参数寄存器 (FLASH_TSRCV)	360
13.8.8	TMRCV 参数寄存器 (FLASH_TMRCV)	361
13.8.9	CR 寄存器 (FLASH_CR)	362
13.8.10	IFR 寄存器 (FLASH_IFR)	363
13.8.11	ICLR 寄存器 (FLASH_ICLR)	363
13.8.12	BYPASS 寄存器 (FLASH_BYPASS)	364
13.8.13	SLOCK 寄存器 (FLASH_SLOCK)	364
14	RAM 控制器 (RAM)	365
14.1	概述	365
14.2	功能描述	365
14.2.1	RAM 地址范围	365
14.2.2	读写位宽	366
14.2.3	奇偶校验	366
14.3	寄存器	367
14.3.1	控制寄存器 (RAM_CR)	367
14.3.2	奇偶校验出错地址寄存器 (RAM_ERRADDR)	368
14.3.3	出错中断标志寄存器 (RAM_IFR)	368
14.3.4	出错中断标志清除寄存器 (RAM_ICLR)	369
15	DMA 控制器 (DMAC)	370
15.1	概述	370
15.2	功能框图	372
15.3	基本功能	375
15.3.1	软件-块 (Block) 传输	375
15.3.2	软件-突发 (Burst) 传输	378
15.3.3	硬件-块 (Block) 传输	380
15.3.4	硬件-突发 (Burst) 传输	381
15.3.5	通道优先级控制	382
15.4	寄存器	383
15.4.1	DMAC_CONF	384

15.4.2	DMAC_CONFA0、DMAC_CONFA1.....	385
15.4.3	DMAC_CONFB0、DMAC_CONFB1	387
15.4.4	DMAC_SRCADR0、DMAC_SRCADR1	389
15.4.5	DMAC_DSTADR0、DMAC_DSTADR1	390
16	通用定时器 (TIM0/1/2/3)	391
16.1	通用定时器简介.....	391
16.1.1	基本特性(TIM0/1/2)	391
16.1.2	基本特性(TIM3)	393
16.2	Timer 功能描述.....	394
16.2.1	定时计数器	394
16.2.2	定时器预除频	394
16.2.3	模式 0 计数定时器功能.....	394
16.2.3.1	功能框图	395
16.2.3.2	计数波形	396
16.2.3.3	计数功能	397
16.2.3.4	定时功能	397
16.2.3.5	时序图	397
16.2.3.6	Buzzer 功能	398
16.2.3.7	设置示例	399
16.2.4	模式 1 脉宽测量 PWC.....	400
16.2.4.1	PWC 功能框图.....	400
16.2.4.2	PWC 波形测量时序图.....	401
16.2.4.3	PWC 单次触发模式.....	403
16.2.4.1	设置示例	403
16.2.5	模式 2/3 比较捕获模式	405
16.2.5.1	计数器	405
16.2.5.2	计数器波形	406
16.2.5.3	重复计数	409
16.2.5.4	数据缓存	410
16.2.5.5	比较输出 OCREF.....	414
16.2.5.6	独立 PWM 输出.....	417
16.2.5.7	互补 PWM 输出.....	418
16.2.5.8	有死区的 PWM 输出	419
16.2.5.9	单脉冲输出	420
16.2.5.10	比较中断	421
16.2.5.11	捕获输入.....	422
16.2.5.12	设置示例	425
16.2.6	模式 2/3 从模式	428
16.2.6.1	门控计数	428
16.2.6.2	触发功能	429
16.2.6.3	复位计数	429
16.2.7	正交编码计数功能	430

16.2.8	Timer 触发 ADC.....	432
16.2.9	刹车控制	433
16.2.10	Timer 互联.....	433
16.2.11	GATE 输入互联	434
16.2.12	ETR 输入互联.....	434
16.2.13	CHx 捕获输入互联.....	435
16.2.14	DMA.....	435
16.2.14.1	设置示例	437
16.3	Timer 寄存器描述.....	438
16.4	模式 0 定时器寄存器描述.....	439
16.4.1	16 位模式重载寄存器 (TIMx_ARR)	439
16.4.2	16 位模式计数寄存器 (TIMx_CNT)	439
16.4.3	32 位模式计数寄存器 (TIMx_CNT32)	440
16.4.4	控制寄存器 (TIMx_M0CR)	441
16.4.5	中断标志寄存器 (TIMx_IFR)	443
16.4.6	中断标志清除寄存器 (TIMx_ICLR)	443
16.4.7	死区时间寄存器 (TIMx_DTR)	444
16.5	脉冲宽度测量 PWC 寄存器描述.....	444
16.5.1	16 位模式计数寄存器 (TIMx_CNT)	444
16.5.2	控制寄存器 (TIMx_M1CR)	445
16.5.3	中断标志寄存器 (TIMx_IFR)	447
16.5.4	中断标志清除寄存器 (TIMx_ICLR)	447
16.5.5	主从模式控制寄存器 (TIMx_MSCR)	448
16.5.6	输出控制滤波 (TIMx_FLTR)	449
16.5.7	控制寄存器 (TIMx_CR0)	450
16.5.8	比较捕获寄存 (TIMx_CCR0A).....	450
16.6	模式 2,3 寄存器描述.....	451
16.6.1	16 位模式重载寄存器 (TIMx_ARR)	451
16.6.2	16 位模式计数寄存器 (TIMx_CNT)	451
16.6.3	控制寄存器 (TIMx_M23CR)	452
16.6.4	中断标志寄存器 (TIMx_IFR)	455
16.6.5	中断标志清除寄存器 (TIMx_ICLR)	457
16.6.6	主从模式控制寄存器 (TIMx_MSCR)	458
16.6.7	输出控制/输入滤波 (TIMx_FLTR)	460
16.6.8	ADC 触发控制寄存器 (TIMx_ADTR)	463
16.6.9	通道 0 控制寄存器 (TIMx_CRCH0)	464
16.6.10	通道 1/2 控制寄存器 (TIM3_CRCH1/2) (仅 TIM3 存在)	466
16.6.11	死区时间寄存器 (TIMx_DTR)	468
16.6.12	重复周期设置值 (TIMx_RCR)	470
16.6.13	通道 0 比较捕获寄存器 (TIMx_CCR0A/B).....	471
16.6.14	通道 1/2 比较捕获寄存器 (TIM3_CCR1/2 A/B) (仅 TIM3 存在)	472
17	可编程计数阵列 (PCA)	473

17.1	PCA 简介.....	473
17.2	PCA 功能描述.....	474
17.2.1	PCA 定时/计数器.....	475
17.2.1.1	16 位自由计数模式.....	476
17.2.1.2	16 位重载计数模式.....	476
17.2.2	PCA 捕获功能.....	478
17.2.3	PCA 比较功能.....	480
17.2.3.1	比较翻转输出模式.....	480
17.2.3.2	PCA 16 位 PWM 功能.....	482
17.2.3.3	PCA 模块 4 的 WDT 功能.....	483
17.2.3.4	PCA 8 位 PWM 功能.....	484
17.3	PCA 模块与其他模块互连及控制.....	487
17.4	PCA 寄存器描述.....	488
17.4.1	控制寄存器 (PCA_CCON).....	489
17.4.2	模式寄存器 (PCA_CMOD).....	490
17.4.3	计数寄存器 (PCA_CNT).....	491
17.4.4	中断清除寄存器 (PCA_ICLR).....	491
17.4.5	比较捕获模式寄存器 (PCA_CCAPM0~4).....	492
17.4.6	比较捕获数据寄存器高 8 位 (PCA_CCAP0~4H).....	493
17.4.7	比较捕获数据寄存器低 8 位 (PCA_CCAP0~4L).....	493
17.4.8	比较捕获 16 位寄存器 (PCA_CCAP0~4).....	494
17.4.9	比较高速输出标志寄存器 (PCA_CCAPO).....	494
17.4.10	周期寄存器 (PCA_CARR).....	495
17.4.11	增强 PWM 控制 (PCA_EPWM).....	495
18	高级定时器 (TIM4/5/6).....	496
18.1	Advanced Timer 简介.....	496
18.2	Advanced Timer 功能描述.....	498
18.2.1	基本动作.....	498
18.2.1.1	基本波形模式.....	498
18.2.1.2	比较输出.....	499
18.2.1.3	捕获输入.....	500
18.2.2	时钟源选择.....	500
18.2.3	计数方向.....	501
18.2.3.1	锯齿波计数方向.....	501
18.2.3.2	三角波计数方向.....	501
18.2.4	数字滤波.....	501
18.2.5	软件同步.....	502
18.2.5.1	软件同步启动.....	502
18.2.5.2	软件同步停止.....	503
18.2.5.3	软件同步清零.....	503
18.2.6	硬件同步.....	503
18.2.6.1	硬件同步启动.....	503

18.2.6.2	硬件同步停止	503
18.2.6.3	硬件同步清零	504
18.2.6.4	硬件同步捕获输入.....	504
18.2.6.5	硬件同步计数	505
18.2.7	缓存功能	506
18.2.7.1	缓存传送时间点	507
18.2.7.2	通用周期基准值缓存传送时间点.....	507
18.2.7.3	通用比较基准值缓存传送时间点.....	507
18.2.7.4	捕获输入值缓存传送时间点.....	507
18.2.7.5	清零动作时缓存传送.....	507
18.2.8	通用 PWM 输出.....	508
18.2.8.1	PWM 展频输出.....	508
18.2.8.2	独立 PWM 输出.....	508
18.2.8.3	互补 PWM 输出.....	509
18.2.8.4	多相 PWM 输出.....	511
18.2.9	正交编码计数	513
18.2.9.1	位置计数模式	513
18.2.9.2	公转模式	516
18.2.10	周期间隔响应	519
18.2.11	保护机制.....	519
18.2.12	中断说明	520
18.2.12.1	计数比较匹配中断.....	520
18.2.12.2	计数周期匹配中断.....	520
18.2.12.3	死区时间错误中断.....	520
18.2.13	DMA	521
18.2.14	刹车保护	521
18.2.14.1	端口刹车与软件刹车.....	521
18.2.14.2	深度休眠模式自动刹车.....	522
18.2.14.3	输出电平同高同低刹车.....	522
18.2.14.4	VC 刹车.....	522
18.2.15	内部互连	524
18.2.15.1	中断触发输出	524
18.2.15.2	AOS 触发	525
18.2.15.3	端口触发 TRIGA-TRIGD.....	526
18.2.15.4	比较输出 VC 与 Advanced Timer 互连	526
18.2.15.5	UART 与 Advanced Timer 互连	526
18.3	寄存器描述	527
18.3.1	通用计数基准值寄存器 (TIMx_CNTER).....	529
18.3.2	通用周期基准值寄存器 (TIMx_PERAR)	529
18.3.3	通用周期缓存寄存器 (TIMx_PERBR)	530
18.3.4	通用比较基准值寄存器 (TIMx_GCMAR-GCMR)	530
18.3.5	专用比较基准值寄存器 (TIMx_SCMAR-SCMBR)	531

18.3.6	死区时间基准值寄存器 (TIMx_DTUAR- DTDAR)	531
18.3.7	通用控制寄存器 (TIMx_GCONR)	532
18.3.8	中断控制寄存器 (TIMx_ICONR)	534
18.3.9	端口控制寄存器 (TIMx_PCONR)	536
18.3.10	缓存控制寄存器 (TIMx_BCONR)	539
18.3.11	死区控制寄存器 (TIMx_DCONR)	540
18.3.12	滤波控制寄存器 (TIMx_FCONR)	541
18.3.13	有效周期寄存器 (TIMx_VPERR)	543
18.3.14	状态标志寄存器 (TIMx_STFLR)	544
18.3.15	硬件启动事件选择寄存器 (TIMx_HSTAR)	546
18.3.16	硬件停止事件选择寄存器 (TIMx_HSTPR)	548
18.3.17	硬件清零事件选择寄存器 (TIMx_HCELR)	550
18.3.18	硬件捕获 A 事件选择寄存器 (TIMx_HCPAR)	552
18.3.19	硬件捕获 B 事件选择寄存器 (TIMx_HCPBR)	554
18.3.20	硬件递加事件选择寄存器 (TIMx_HCUPR)	556
18.3.21	硬件递减事件选择寄存器 (TIMx_HCDOR)	558
18.3.22	软件同步启动寄存器 (TIMx_SSTAR)	560
18.3.23	软件同步停止寄存器 (TIMx_SSTPR)	561
18.3.24	软件同步清零寄存器 (TIMx_SCLRR)	562
18.3.25	中断标志寄存器 (TIMx_IFR)	563
18.3.26	中断标志清除寄存器 (TIMx_ICLR)	565
18.3.27	展频及中断触发选择 (TIMx_CR)	566
18.3.28	AOS 选择控制寄存器 (TIMx_AOSSR)	568
18.3.29	AOS 选择控制寄存器标志清除 (TIMx_AOSCL)	569
18.3.30	端口刹车控制寄存器 (TIMx_PTBKS)	570
18.3.31	端口触发控制寄存器 (TIMx_TTRIG)	571
18.3.32	AOS 触发控制寄存器 (TIMx_ITRIG)	572
18.3.33	端口刹车极性控制寄存器 (TIMx_PTBKP)	573
19	看门狗定时器 (WDT)	574
19.1	WDT 简介	574
19.2	WDT 功能描述	575
19.2.1	WDT 溢出后产生中断	575
19.2.2	WDT 溢出后产生复位	575
19.3	WDT 寄存器描述	577
19.3.1	WDT 清除控制寄存器 (WDT_RST)	577
19.3.2	WDT_CON 寄存器	578
20	通用同步异步收发器 (UART)	579
20.1	概述	579
20.2	功能框图	580
20.3	工作模式	581
20.3.1	Mode0 (同步模式, 半双工)	581
20.3.1.1	发送数据	581

20.3.1.2	接收数据	581
20.3.2	Mode1（异步模式，全双工）	582
20.3.2.1	发送数据	582
20.3.2.2	接收数据	583
20.3.3	Mode2（异步模式，全双工）	583
20.3.3.1	发送数据	583
20.3.3.2	接收数据	584
20.3.4	Mode3（异步模式，全双工）	584
20.3.4.1	发送数据	584
20.3.4.2	接收数据	585
20.4	波特率编程	586
20.4.1	Mode0.....	586
20.4.2	Mode1/3	586
20.4.3	Mode2.....	590
20.5	传输数据结构.....	591
20.6	帧错误检测	591
20.7	多机通讯	592
20.7.1	自动地址识别	592
20.7.2	给定地址	592
20.7.3	广播地址	593
20.7.4	举例	593
20.8	DMAC 硬件握手.....	593
20.9	硬件流控	594
20.9.1	nRTS 流控.....	594
20.9.2	CTS 流控.....	594
20.10	收发端缓存	596
20.10.1	接收缓存	596
20.10.2	发送缓存	597
20.11	寄存器	598
20.11.1	数据寄存器（UARTx_SBUF）	598
20.11.2	控制寄存器（UARTx_SCON）	599
20.11.3	地址寄存器（UARTx_SADDR）	601
20.11.4	地址掩码寄存器（UARTx_SADEN）	601
20.11.5	标志位寄存器（UARTx_ISR）	602
20.11.6	标志位清除寄存器（UARTx_ICR）	603
20.11.7	波特率寄存器（UARTx_SCNT）	603
21	循环冗余校验（CRC）	604
21.1	概述	604
21.2	功能框图	604
21.3	功能描述	604
21.4	寄存器	605
21.4.1	控制寄存器（CRC_CR）	605

21.4.2	结果寄存器 (CRC_RESULT)	606
21.4.3	数据寄存器 (CRC_DATA)	607
21.5	软件基本操作.....	608
21.5.1	CRC16 编码模式.....	608
21.5.2	CRC16 检验模式.....	608
21.5.3	CRC32 编码模式.....	608
21.5.4	CRC32 检验模式.....	609
22	真随机数发生器 (TRNG)	610
22.1	概述	610
22.2	功能框图	610
22.3	功能描述	610
22.4	寄存器	611
22.4.1	控制寄存器 (TRNG_CR)	611
22.4.2	模式寄存器 (TRNG_MODE)	612
22.4.3	数据寄存器 0 (TRNG_DATA0)	613
22.4.4	数据寄存器 1 (TRNG_DATA1)	613
22.5	软件基本操作.....	614
22.5.1	生成 64bits 真随机数的操作流程 (上电第一次)	614
22.5.2	生成 64bits 真随机数的操作流程 (非上电第一次生成)	615
23	高级加密标准模块 (AES)	616
23.1	功能定义	616
23.1.1	AES 算法简述	616
23.1.2	AES 模块功能描述	618
23.2	模块寄存器说明.....	619
23.2.1	控制寄存器 (AES_CR)	619
23.2.2	数据寄存器 (AES_Data)	620
23.2.3	密钥寄存器 (AES_Key)	621
23.3	异常机制	622
23.4	本模块操作说明.....	623
23.4.1	IP 操作的共同点	623
23.4.2	加密操作流程	623
23.4.3	解密操作流程	623
23.4.4	数据示例	624
23.5	运行时间说明.....	625
24	模数转换器 (ADC)	626
24.1	模块简介	626
24.2	ADC 框图	627
24.3	转换时序及转换速度.....	628
24.4	单次转换模式	629
24.5	扫描转换模式	631
24.5.1	顺序扫描转换模式	631
24.5.2	插队扫描转换模式	633

24.5.3	扫描转换触发 DMA 读取	636
24.6	连续转换累加模式	637
24.7	ADC 转换外部触发源	640
24.8	ADC 转换结果比较	641
24.9	ADC 中断	642
24.10	使用温度传感器测量环境温度	643
24.11	ADC 模块寄存器	645
24.11.1	ADC 基本配置寄存器 0 (ADC_CR0)	647
24.11.2	ADC 基本配置寄存器 1 (ADC_CR1)	649
24.11.3	ADC 顺序扫描转换通道配置寄存器 0 (ADC_SQR0)	651
24.11.4	ADC 顺序扫描转换通道配置寄存器 1 (ADC_SQR1)	652
24.11.5	ADC 顺序扫描转换通道配置寄存器 2 (ADC_SQR2)	653
24.11.6	ADC 插队扫描转换通道配置寄存器 (ADC_JQR)	654
24.11.7	ADC 顺序扫描转换通道 x 转换结果 (ADC_SqrResult0 - 15)	654
24.11.8	ADC 插队扫描转换通道 x 转换结果 (ADC_JqrResult0 - 3)	655
24.11.9	ADC 转换结果 (ADC_Result)	655
24.11.10	ADC 转换结果累加值 (ADC_ResultAcc)	656
24.11.11	ADC 比较上阈值 (ADC_HT)	656
24.11.12	ADC 比较下阈值 (ADC_LT)	657
24.11.13	ADC 中断标志寄存器 (ADC_IFR)	658
24.11.14	ADC 中断清除寄存器 (ADC_ICR)	659
24.11.15	ADC 单次转换或顺序扫描转换外部中断触发源配置	660
24.11.16	ADC 插队扫描转换外部中断触发源配置寄存器 (ADC_ExtTrigger1)	662
24.11.17	ADC 单次转换启动控制寄存器 (ADC_SglStart)	664
24.11.18	ADC 顺序扫描转换启动控制寄存器 (ADC_SqrStart)	664
24.11.19	ADC 插队扫描转换启动控制寄存器 (ADC_JqrStart)	665
25	模拟比较器 (VC)	666
25.1	模拟电压比较器 VC 简介	666
25.2	电压比较器框架图	667
25.3	建立/响应时间	667
25.4	滤波时间	668
25.5	迟滞功能	668
25.6	VC 寄存器	669
25.6.1	VC 配置寄存器 (VC_CR)	670
25.6.2	VC0 配置寄存器 (VC0_CR)	672
25.6.3	VC1 配置寄存器 (VC1_CR)	674
25.6.4	VC0 输出配置寄存器 (VC0_OUT_CFG)	676
25.6.5	VC1 输出配置寄存器 (VC1_OUT_CFG)	678
25.6.6	VC 中断寄存器 (VC_IFR)	680
26	低电压检测器 (LVD)	681
26.1	LVD 简介	681
26.2	LVD 框图	681

26.3	数字滤波	682
26.4	迟滞功能	682
26.5	配置示例	683
26.5.1	LVD 配置为低电压复位	683
26.5.2	LVD 配置为电压变化中断	683
26.6	LVD 寄存器	684
26.6.1	LVD 配置寄存器 (LVD_CR)	684
26.6.2	LVD 中断寄存器 (LVD_IFR)	686
27	运算放大器 (OPA)	687
27.1	OPA 特性	687
27.2	OPA 功能描述	688
27.2.1	PGA 功能	689
27.2.2	运放功能	689
27.3	配置	690
27.3.1	PGA 增益	690
27.3.2	单位增益 PGA	691
27.3.3	正向输入 PGA	691
27.3.4	反向输入 PGA	692
27.3.5	级联反向输入 PGA	693
27.3.6	级联正向输入 PGA	694
27.3.7	两运放差分 PGA	695
27.3.8	通用运放配置	696
27.4	OPA 寄存器	697
27.4.1	OPA 配置寄存器 (OPA_CR0)	698
27.4.2	OPA 配置寄存器 (OPA_CR1)	700
27.4.3	OPA 配置寄存器 (OPA_CR2)	702
28	模拟其它寄存器	704
28.1.1	BGR 配置寄存器 (BGR_CR)	704
29	SWD 调试接口	705
29.1	SWD 调试附加功能	705
29.2	ARM® 参考文档	706
29.3	调试端口引脚	707
29.3.1	SWD 端口引脚	707
29.3.2	SW-DP 引脚分配	707
29.3.3	SWD 引脚上的内部上拉	707
29.4	SWD 端口	708
29.4.1	SWD 协议简介	708
29.4.2	SWD 协议序列	708
29.4.3	SW-DP 状态机 (复位、空闲状态、ID 代码)	709
29.4.4	DP 和 AP 读/写访问	709
29.4.5	SW-DP 寄存器	710
29.4.6	SW-AP 寄存器	711

29.5	内核调试	712
29.6	BPU (断点单元)	712
29.6.1	BPU 功能	712
29.7	DWT (数据观察点)	713
29.7.1	DWT 功能	713
29.7.2	DWT 程序计数器采样寄存器	713
29.8	MCU 调试组件 (DBG)	714
29.8.1	对低功耗模式的调试支持	714
29.8.2	对定时器、看门狗的调试支持	714
29.9	调试模式模块工作状态控制 (DEBUG_ACTIVE)	715
30	电气特性	717
30.1	测试条件	717
30.1.1	最小和最大数值	717
30.1.2	典型数值	717
30.1.3	典型应用电路图	718
30.2	绝对最大额定值	719
30.3	工作条件	721
30.3.1	通用工作条件	721
30.3.2	上电和掉电时的工作条件	721
30.3.3	内嵌复位和 LVD 模块特性	722
30.3.4	内置的参考电压	724
30.3.5	供电电流特性	724
30.3.6	从低功耗模式唤醒的时间	727
30.3.7	外部时钟源特性	728
30.3.7.1	外部输入高速时钟	728
30.3.7.2	外部输入低速时钟	728
30.3.7.3	高速外部时钟 XTH	729
30.3.7.4	低速外部时钟 XTL	731
30.3.8	内部时钟源特性	733
30.3.8.1	内部 RCH 振荡器	733
30.3.8.2	内部 RCL 振荡器	733
30.3.9	PLL 特性	734
30.3.10	存储器特性	734
30.3.11	EFT 特性	734
30.3.12	ESD 特性	735
30.3.13	I/O 端口特性	735
30.3.13.1	输出特性——端口	735
30.3.13.2	输入特性——端口 PA,PB,PC,PD, RESET	736
30.3.13.3	端口外部输入采样要求——Timer Gate/Timer Clock	737
30.3.13.4	端口漏电特性——PA,PB,PC,PD	737
30.3.14	RESETB 引脚特性	738
30.3.15	ADC 特性	738

30.3.16 VC 特性.....	741
30.3.17 OPA 特性	741
31 唯一设备 ID 寄存器 (80 位)	743
32 封装尺寸.....	744
33 附录 A SysTick 定时器.....	751
33.1 SysTick 定时器简介	751
33.2 设置 SysTick	751
33.3 SysTick 寄存器	752
33.3.1 SysTick 控制和状态寄存器 (CTRL)	752
33.3.2 SysTick 重载寄存器 (LOAD)	752
33.3.3 SysTick 当前值寄存器 (VAL)	752
33.3.4 SysTick 校准值寄存器 (CALIB)	753
34 附录 B 文档约定	754
34.1 寄存器相关缩写词列表.....	754
34.2 词汇表	754
版本记录 & 联系方式	755

表目录

表 3-1	地址划分表	61
表 4-1	运行模式下可运行模块图	64
表 4-2	休眠模式下可运行模块图	66
表 4-3	深度休眠模式下可运行模块图	68
表 7-1	Cortex-M0+ 处理器中断一览	103
表 7-2	外部中断与 NVIC 中断输入对应关系	111
表 8-1	端口状态真值表	131
表 8-2	端口复用表	135
表 9-1	I2C 时钟信号波特率	281
表 9-2	I2C 主机发送模式状态表	284
表 9-3	I2C 主机接收模式状态表	285
表 9-4	I2C 从机接收模式状态表	289
表 9-5	从机发送模式状态表	291
表 9-6	其他杂项状态表	292
表 9-7	寄存器列表	302
表 10-1	SPI 引脚配置说明表	317
表 10-2	SPI 寄存器列表	318
表 11-1	寄存器列表	332
表 12-1	寄存器列表	342
表 13-1	FLASH 容量划分	346
表 13-2	不同频率下 FLASH 擦写时间参数	353
表 14-1	RAM 地址映射	365
表 14-2	寄存器基地址	367
表 15-1	传输请求和对应外设请求信号	374
表 16-1	Timer 寄存器列表	438
表 18-1	Advanced Timer 基本特性	496
表 18-2	Advanced Timer 端口列表	496
表 18-3	AOS 源选择	525
表 18-4	端口触发选择	526
表 18-5	Advanced Timer 寄存器列表	528
表 19-1	WDT 寄存器列表	577
表 20-1	PCLK=4MHz 波特率计算表	587
表 20-2	PCLK=8MHz 波特率计算表	587
表 20-3	PCLK=16MHz 波特率计算表	588
表 20-4	PCLK=24MHz 波特率计算表	588
表 20-5	PCLK=32MHz 波特率计算表	589
表 20-6	PCLK=48MHz 波特率计算表	589
表 20-7	传输数据组成结构	591
表 20-8	B8 数据含义	591
表 23-1	寄存器列表	619

表 23-2	寄存器示例	624
表 23-3	AES 加解密运行时间.....	625
表 24-1	ADC 寄存器.....	646
表 25-1	VC 寄存器	669
表 26-1	LVD 寄存器	684
表 27-1	OPA 寄存器.....	697
表 30-1	电压特性	719
表 30-2	电流特性	719
表 30-3	温度特性	720
表 30-4	通用工作条件	721
表 30-5	上电和掉电的工作条件	721
表 30-6	POR/Brown Out	722
表 30-7	LVD 模块特性	723
表 30-8	工作电流特性	727
表 30-9	端口输出特性	735

图目录

图 1-1	功能模块.....	33
图 2-1	封装示意图.....	48
图 3-1	系统架构示意图.....	58
图 3-2	地址区域划分示意图.....	59
图 4-1	控制模式框图.....	62
图 5-1	时钟控制模块框图.....	71
图 5-2	晶振时钟启动示意图.....	73
图 5-3	时钟切换示意图.....	79
图 5-4	时钟校准原理图.....	80
图 6-1	复位来源示意图.....	97
图 7-1	只使用了高两位的优先级寄存器.....	104
图 7-2	中断向量表.....	105
图 7-3	中断激活和挂起状态.....	106
图 7-4	中断挂起状态被清除然后被重新确认.....	107
图 7-5	中断退出时若中断请求保持高电平就会引起中断处理的再次执行.....	107
图 7-6	中断处理中产生的中断挂起也可以被确认.....	108
图 7-7	中断结构图.....	112
图 8-1	端口电路结构图.....	129
图 8-2	AHB/FAST IO 总线端口随系统时钟的变化.....	132
图 8-3	读取端口引脚数据同步图.....	133
图 9-1	I2C 传输协议.....	276
图 9-2	主机向从机传输数据.....	276
图 9-3	主机由从机读取地址.....	276
图 9-4	START 和 STOP 条件.....	277
图 9-5	I2C 总线上位传输.....	278
图 9-6	I2C 总线上应答信号.....	278
图 9-7	I2C 功能模块图.....	279
图 9-8	I2C 总线上的仲裁.....	280
图 9-9	I2C 主机发送状态图.....	284
图 9-10	I2C 主机接收状态图.....	286
图 9-11	主机接收状态图.....	289
图 9-12	I2C 从机发送状态图.....	291
图 10-1	主机模式数据/时钟时序.....	311
图 10-2	从机模式数据/时钟时序图 (cpha=0).....	314
图 10-3	从机模式数据/时钟时序图 (cpha=1).....	314
图 10-4	SPI 多主机/多从机系统的示意图.....	316
图 11-1	时钟源选择示意图.....	326
图 11-2	时钟校准模块硬件示意图.....	327
图 11-3	时钟校准波形示意图.....	328
图 11-4	CLKTRIM 时钟选择.....	329

图 11-5	时钟监控波形示意图	331
图 15-1	功能框图	372
图 15-2	软件-块传输操作示例	376
图 15-3	软件-突发传输操作示例	378
图 15-4	硬件-块传输操作示例	380
图 15-5	硬件-突发传输操作示例	381
图 16-1	TIM0/1/2 框图	392
图 16-2	TIM3 框图	393
图 16-3	自由计数框图	395
图 16-4	重载计数波形	395
图 16-5	16 位重载计数波形	396
图 16-6	32 位自由计数波形	396
图 16-7	自由计数时序图	397
图 16-8	重载计数时序图（预分频设置为 2）	397
图 16-9	PWC 测量框图	400
图 16-10	高电平脉冲宽度测量	401
图 16-11	下降沿到下降沿周期测量	401
图 16-12	上升沿到上升沿周期测量	402
图 16-13	上升沿到上升沿周期测量单次模式	403
图 16-14	计数器框图	405
图 16-15	无预分频的向上计数	406
图 16-16	带预分频的上计数	407
图 16-17	不带预分频的下计数	407
图 16-18	带预分频的下计数	408
图 16-19	带预分频的上下计数	408
图 16-20	边沿对齐计时器波形 (DIR =1)	408
图 16-21	边沿对齐计时器波形 (DIR =0)	409
图 16-22	中心对齐计数器波形	409
图 16-23	重复计数器产生更新时序	410
图 16-24	三角波模式下缓存使能	410
图 16-25	角波模式下缓存无效	411
图 16-26	锯齿波模式下上计数缓存使能	411
图 16-27	锯齿波模式下上计数缓存无效	411
图 16-28	锯齿波模式下计数缓存使能	412
图 16-29	锯齿波模式下计数缓存无效	412
图 16-30	锯齿波模式下计数比较缓存使能	413
图 16-31	OCREF 输出框图	414
图 16-32	锯齿波计数单点比较 OCREF 输出波形 (OCMx=111)	415
图 16-33	三角波计数单点比较 OCREF 输出波形 (OCMx=111)	416
图 16-34	锯齿波计数双点比较 OCREF 输出 (OCMx=111)	416
图 16-35	三角波计数双点比较 OCREF 输出 (OCMx=111)	416
图 16-36	独立 PWM 输出框图	417

图 16-37	CCPx=0 时 PWM 输出波形.....	417
图 16-38	CCPx=1 时 PWM 输出波形.....	417
图 16-39	互补 PWM 输出框图.....	418
图 16-40	互补 PWM 输出波形图.....	418
图 16-41	互补 PWM 输出波形图.....	419
图 16-42	死区时间.....	419
图 16-43	三角波模式单脉冲计数.....	420
图 16-44	锯齿波上计数单脉冲模式.....	421
图 16-45	锯齿波下计数单脉冲模式.....	421
图 16-46	中断示意图.....	422
图 16-47	捕获功能框图.....	423
图 16-48	捕获时序图.....	423
图 16-49	CHA 端口选择.....	423
图 16-50	CHB 端口选择.....	424
图 16-51	从模式示意图.....	428
图 16-52	门控功能.....	429
图 16-53	触发和复位功能.....	429
图 16-54	编码计数.....	431
图 16-55	ADC 触发.....	432
图 17-1	PCA 整体框图.....	473
图 17-2	PCA 计数器框图.....	476
图 17-3	PCA 捕获功能框图.....	479
图 17-4	PCA 比较功能框图.....	481
图 17-5	PCA 16 位 PWM 功能框图.....	482
图 17-6	PCA WDT 功能框图.....	483
图 17-7	PCA PWM 功能框图.....	485
图 17-8	PCA PWM 输出波形.....	486
图 18-1	Advanced Timer 框图.....	497
图 18-2	锯齿波波形（递加计数）.....	498
图 18-3	三角波波形.....	498
图 18-4	比较输出动作.....	499
图 18-5	捕获输入动作.....	500
图 18-6	捕获输入端口的滤波功能.....	502
图 18-7	软件同步动作.....	502
图 18-8	硬件同步动作.....	505
图 18-9	单缓存方式比较输出时序.....	506
图 18-10	PWM 展频输出示意图.....	508
图 18-11	CHA 输出 PWM 波.....	508
图 18-12	三角波 A 模式时软件设定 GCMBR 互补 PWM 波输出.....	509
图 18-13	三角波 B 模式时硬件设定 GCMBR 互补 PWM 波输出（对称死区）.....	510
图 18-14	6 相 PWM 波.....	511
图 18-15	三角波 A 模式时带死区时间三相互补 PWM 波输出.....	512

图 18-16	位置模式时基本计数动作	513
图 18-17	位置模式时相位差计数动作设定(1 倍).....	514
图 18-18	位置模式时相位差计数动作设定(2 倍).....	514
图 18-19	位置模式时相位差计数动作设定(4 倍).....	514
图 18-20	位置模式时方向计数动作	515
图 18-21	公转模式时 Z 相计数动作.....	516
图 18-22	公转模式时位置计数器输出计数动作	517
图 18-23	公转模式时 Z 相计数和位置计数器输出混合计数动作	517
图 18-24	公转计数模式-混合计数 Z 相屏蔽动作例 1.....	518
图 18-25	公转计数模式-混合计数 Z 相屏蔽动作例 2.....	518
图 18-26	周期间隔有效请求信号动作	519
图 18-27	端口刹车与软件刹车示意图	522
图 18-28	输出同高同低刹车示意图	522
图 18-29	VC 刹车控制示意图.....	523
图 18-30	Timer4/5/6 中断选择	524
图 19-1	WDT 整体框图.....	574
图 20-1	结构框图.....	580
图 20-2	Mode0 发送数据.....	581
图 20-3	Mode0 接收数据.....	582
图 20-4	Mode1 发送数据.....	582
图 20-5	Mode1 接收数据.....	583
图 20-6	Mode2 发送数据.....	583
图 20-7	Mode2 接收数据.....	584
图 20-8	Mode3 发送数据.....	584
图 20-9	Mode3 接收数据.....	585
图 20-10	UART 硬件流控	594
图 20-11	nRTS 硬件流控信号	594
图 20-12	nCTS 硬件流控信号	595
图 20-13	接收缓存.....	596
图 20-14	发送缓存.....	597
图 21-1	CRC 应用示意图.....	604
图 22-1	TRNG 数据流.....	610
图 23-1	AES 的加解密示意图.....	616
图 23-2	AES 的加密流程图	617
图 24-1	ADC 示意框图.....	627
图 24-2	ADC 转换时序图.....	628
图 24-3	ADC 顺序扫描转换过程示例.....	631
图 24-4	ADC 插队扫描转换过程示例.....	634
图 24-5	ADC 顺序扫描过程中进行插队扫描示例.....	636
图 24-6	ADC 连续转换累加过程示例.....	637
图 24-7	ADC 单次转换或顺序扫描转换外部触发源示意图.....	640
图 24-8	ADC 插队扫描转换外部触发源示意图.....	640

图 24-9	温度电压曲线.....	644
图 25-1	VC 框架图.....	667
图 25-2	VC 滤波响应时间.....	668
图 25-3	VC 迟滞功能.....	668
图 26-1	LVD 框图.....	681
图 26-2	LVD 滤波输出.....	682
图 26-3	LVD 迟滞响应.....	682
图 29-1	调试支持框图.....	705
图 30-1	POR/Brown Out 示意图.....	722
图 30-2	输出端口 VOH/VOL 实测曲线.....	736

简介

HC32F030 系列是一款宽电压工作范围的通用 MCU。集成 12 位 1Msps 高精度 SARADC 以及集成了比较器、运放、内置高性能 PWM 定时器、多路 UART、SPI、I2C 等丰富的通讯外设，内建 AES、RNG 等信息安全模块，具有高整合度、高抗干扰、高可靠性的特点。本产品内核采用 Cortex-M0+ 内核，配合成熟的 Keil & IAR 调试开发软件，支持 C 语言及汇编语言，汇编指令。

通用 MCU 典型应用

- 智能交通，智慧城市，智能家居
- 电子烟，航模，无线充等消费类行业
- 电动工具等电机控制行业

产品特性 通用 MCU

- 48MHz Cortex-M0+ 32 位 CPU 平台
- HC32F030 系列具有灵活的功耗管理系统
 - 5 μ A @ 3V 深度休眠模式：所有时钟关闭，上电复位有效，IO 状态保持，IO 中断有效，所有寄存器、RAM 和 CPU 数据保存状态时的功耗
 - 12 μ A@32.768KHz 低速工作模式：CPU 和外设运行，从 Flash 运行程序
 - 35 μ A/MHz@3V@24MHz 休眠模式：CPU 停止，外设运行，主时钟运行
 - 130 μ A/MHz@3V@24MHz 工作模式：CPU 和外设运行，从 Flash 运行程序
 - 4 μ S 唤醒时间，使模式切换更加灵活高效，系统反应更为敏捷
- 64K 字节 Flash 存储器，具有擦写保护功能
- 8K 字节 RAM 存储器，附带奇偶校验，增强系统的稳定性
- 通用 I/O 引脚 (56IO/64pin, 40IO/48pin, 38IO/44pin, 26IO/32pin, 23IO/28pin)
- 时钟、晶振
 - 外部高速晶振 4 ~ 32MHz
 - 外部低速晶振 32.768KHz
 - 内部高速时钟 4/8/16/22.12/24MHz
 - 内部低速时钟 32.8/38.4KHz
 - PLL 时钟 8MHz~48MHz
 - 硬件支持内外时钟校准和监控
- 定时器/计数器
 - 3 个 1 通道互补通用 16 位定时器
 - 1 个 3 通道互补输出 16 位定时器
 - 3 个高性能 16 位定时器/计数器，支持 PWM 互补，死区保护功能
 - 1 个可编程 16 位定时器 PCA，支持捕获比较，PWM 输出
 - 1 个 20 位可编程看门狗电路，内建专用 10KHz 振荡器提供 WDT 计数
- 通讯接口
 - 2 路 UART 标准通讯接口
 - 2 路 SPI 标准通讯接口
 - 2 路 I2C 标准通讯接口
- 蜂鸣器频率发生器，支持互补输出
- 硬件 CRC-16/32 模块
- 硬件 32 位除法器
- AES-128 硬件协处理器
- TRNG 真随机数发生器
- 2 通道 DMAC
- 全球唯一 10 字节 ID 号
- 12 位 1Msps 采样的高速高精度 SARADC，内置运放，可测量外部微弱信号
- 集成 3 个多功能运算放大器
- 集成 6 位 DAC 和可编程基准输入的 2 路电压比较器 VC
- 集成低电压侦测器 LVD，可配置 16 阶比较电平，可监控端口电压以及电源电压
- SWD 调试解决方案，提供全功能调试器
- 工作条件：-40 ~ 85 $^{\circ}$ C，1.8 ~ 5.5V
- 封装形式：QFN32、LQFP64/48/44/32、TSSOP28

1 功能模块




图 1-1 功能模块

1.1 32 位 CORTEX M0+ 内核

ARM® Cortex®-M0+ 处理器源于 Cortex-M0，包含了一颗 32 位 RISC 处理器，运算能力达到 0.95 Dhrystone MIPS/MHz。同时加入了多项全新设计，改进调试和追踪能力、减少每条指令循环（IPC）数量和改进 Flash 访问的两级流水线等，更纳入了节能降耗技术。Cortex-M0+ 处理器全面支持已整合 Keil & IAR 调试器。

Cortex-M0+ 包含了一个硬件调试电路，支持 2-pin 的 SWD 调试界面。

ARM Cortex-M0+ 特性：

指令集	Thumb / Thumb-2
流水线	2级流水线
性能效率	2.46 CoreMark / MHz
性能效率	0.95 DMIPS / MHz in Dhrystone
中断	32个快速中断
中断优先级	可配置4级中断优先级
增强指令	单周期32位乘法器
调试	Serial-wire 调试端口，支持4个硬中断（break point）以及2个观察点（watch point）

1.2 64K Byte FLASH

内建全集成 Flash 控制器，无需外部高压输入，由全内置电路产生高压来编程。支持 ISP、IAP、ICP 功能。

1.3 8K Byte RAM

根据客户选择不同的功耗模式，RAM 数据都会被保留。自带硬件奇偶校验位，万一数据被意外破坏，在数据被读取时，硬件电路会立刻产生中断，保证系统的可靠性。

1.4 时钟系统

一个频率为 4~24MHz 可配置的高精度内部时钟 RCH。在配置 24MHz 下，从深度休眠模式到工作模式的唤醒时间为 4uS，全电压全温度范围内的频率偏差小于±2.5%，无需外接昂贵的高频晶体。

一个频率为 4~32MHz 的外部晶振 XTH。

一个频率为 32.768KHz 的外部晶振 XTL。

一个频率为 32.8/38.4KHz 的内部时钟 RCL。

一个频率为 8~48MHz 输出的 PLL。

1.5 工作模式

- 1) 运行模式(Active Mode): CPU 运行, 周边功能模块运行。
- 2) 休眠模式(Sleep Mode): CPU 停止运行, 周边功能模块运行。
- 3) 深度休眠模式(Deep sleep Mode): CPU 停止运行, 高速时钟停止, 部分功能模块运行。

1.6 通用 IO 端口

最多可提供 56 个 GPIO 端口, 其中部分 GPIO 与模拟端口复用。每个端口由独立的控制寄存器位来控制, 支持 FAST IO。支持边沿触发中断和电平触发中断, 可从各种深度休眠模式下把 MCU 唤醒到工作模式。支持位置位, 位清零, 位置位清零操作。支持 Push-Pull CMOS 推挽输出、Open-Drain 开漏输出。内置上拉电阻、下拉电阻, 带有施密特触发器输入滤波功能。输出驱动能力可配置, 最大支持 20mA 的电流驱动能力。56 个通用 IO 可支持外部异步中断。

1.7 中断控制器

Cortex-M0+处理器内置了嵌套向量中断控制器(NVIC), 支持最多 32 个中断请求(IRQ)输入; 有四个中断优先级, 可处理复杂逻辑, 能够进行实时控制和中断处理。

32 个中断入口向量地址, 分别为:

中断向量号	中断来源
[0]	GPIO_PA
[1]	GPIO_PB
[2]	GPIO_PC
[3]	GPIO_PD
[4]	DMA
[5]	TIM3
[6]	UART0
[7]	UART1
[8]	-
[9]	-

[10]	SPI0
[11]	SPI1
[12]	I2C0
[13]	I2C1
[14]	TIM0
[15]	TIM1
[16]	TIM2
[17]	-
[18]	TIM4
[19]	TIM5
[20]	TIM6
[21]	PCA
[22]	WDT
[23]	-
[24]	ADC
[25]	-
[26]	VC0
[27]	VC1
[28]	LVD
[29]	-
[30]	RAM FLASH
[31]	CLK TRIM

1.8 复位控制器

本产品具有 7 个复位信号来源，每个复位信号可以让 CPU 重新运行，绝大多数寄存器会被重新复位，程序计数器 PC 会复位指向起始地址。

	中断来源
[0]	上电掉电复位 POR BOR
[1]	外部 Reset Pin 复位
[2]	WDT 复位
[3]	PCA 复位
[4]	Cortex-M0+ LOCKUP 硬件复位
[5]	Cortex-M0+ SYSRESETREQ 软件复位
[6]	LVD 复位

1.9 DMAC

DMAC（直接内存访问控制器）功能块可以不通过 CPU 高速传输数据。使用 DMAC 能

提高系统性能。

1.10 定时器/计数器

类型	名称	位宽	预除频	计数方向	PWM	捕获	互补输出
通用定时器	TIM0	16/32	1/2/4/8/16 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM1	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM2	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM3	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	6	6	3
可编程计数阵列	PCA	16	2/4/8/16/32	上计数	5	5	无
高级定时器	TIM4	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1
	TIM5	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1
	TIM6	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1

通用定时器包含四个定时器 TIM0/1/2/3。

通用定时器特性：

- PWM 独立输出，互补输出
- 捕获输入
- 死区控制
- 刹车控制
- 边沿对齐、对称中心对齐与非对称中心对齐 PWM 输出
- 正交编码计数功能
- 单脉冲模式

- 外部计数功能

TIM0/1/2 功能完全相同。TIM0/1/2 是同步定时/计数器，可以作为 16 位自动重装载功能的定时/计数器，也可以作为 32 位无重载功能的定时/计数器。TIM0/1/2 每个定时器都具有 2 路捕获比较功能，可以产生 2 路 PWM 独立输出或 1 组 PWM 互补输出。具有死区控制功能。

TIM3 是多通道的通用定时器,具有 TIM0/1/2 的所有功能，可以产生 3 组 PWM 互补输出或 6 路 PWM 独立输出，最多 6 路输入捕获。具有死区控制功能。

PCA(可编程计数器阵列 Programmable Counter Array)支持最多 5 个 16 位的捕获/比较模块。该定时/计数器可用作为一个通用的时钟计数/事件计数器的捕获/比较功能。PCA 的每个模块都可以进行独立编程，以提供输入捕捉，输出比较或脉冲宽度调制。另外模块 4 有额外的看门狗定时器模式。

高级定时器 Advanced Timer 包含三个定时器 TIM4/5/6。TIM4/5/6 是功能相同的高性能计数器，可用于计数产生不同形式的时钟波形，1 个定时器可以产生互补的一对 PWM 或者独立的 2 路 PWM 输出，可以捕获外界输入进行脉冲宽度或周期测量。

Advanced Timer 基本的功能及特性如表所示：

波形模式	锯齿波、三角波
基本功能	• 递加、递减计数方向
	• 软件同步
	• 硬件同步
	• 缓存功能
	• 正交编码计数
	• 通用PWM输出
	• 保护机制
中断类型	计数比较匹配中断
	计数周期匹配中断
	死区时间错误中断

1.11 看门狗 WDT

WDT (Watch Dog Timer) 是一个可配置的 20 位定时器，在 MCU 异常的情况下提供复位；内建 10KHz 低速时钟输入作为计数器时钟。调试模式下，可选择暂停或继续运行；只有写入特定序列才能重启 WDT。

1.12 通用异步收发器 UART0~UART1

2 路通用异步收发器 (Universal Asynchronous Receiver/Transmitter), UART0/UART1。

通用 UART 基本功能:

- 半双工和全双工传输
- 8/9-Bit 传输数据长度
- 硬件奇偶校验
- 1/1.5/2-Bit 停止位
- 四种不同传输模式
- 16-Bit 波特率计数器
- 多机通讯
- 硬件地址识别
- DMAC 硬件传输握手
- 硬件流控

1.13 同步串行接口 SPI

2 路同步串行接口 (Serial Peripheral Interface)

SPI 基本特性:

- 通过编程可以配置为主机或者从机
- 四线传输方式, 全双工通信
- 主机模式 7 种波特率可配置
- 主机模式最大波特率为 $1/2$ PCLK
- 从机模式最大波特率为 $1/8$ PCLK
- 可配置的串行时钟极性和相位
- 支持中断
- 8 位数据传输, 先传输高位后低位
- 支持 DMA 软件/硬件访问

1.14 I2C 总线

2 路 I2C (Inter-Integrated Circuit), 支持主从模式。

I2C 基本特性:

- 支持主机发送/接收, 从机发送/接收四种工作模式
- 支持标准(100Kbps) / 快速(400Kbps) / 高速(1Mbps) 三种工作速率
- 支持 7 位寻址功能
- 支持噪声过滤功能
- 支持广播地址
- 支持中断状态查询功能

1.15 蜂鸣器 Buzzer

4 个通用定时器功能复用输出为 Buzzer 提供可编程驱动频率。该蜂鸣器端口可提供 20mA 的 sink 电流, 互补输出, 不需要额外的三极管。

1.16 时钟校准电路

内建时钟校准电路, 可以通过外部精准的晶振时钟校准内部 RC 时钟, 亦可使用内部 RC 时钟去检验外部晶振时钟是否工作正常。

时钟校准基本特性:

- 校准模式
- 监测模式
- 32 位参考时钟计数器可加载初值
- 32 位待校准时钟计数器可配置溢出值
- 6 种参考时钟源
- 5 种待校准时钟源
- 支持中断方式

1.17 唯一识别号 UID

每颗芯片出厂前具备唯一的 10 字节 设备标识号，包括 wafer lot 信息，以及芯片坐标信息。UID 地址为：0x00100E74 - 0x00100E7D。

1.18 CRC16/32 硬件循环冗余校验码

CRC16 符合 ISO/IEC13239 中给出的多项式 $=X^{16} + X^{12} + X^5 + 1$ 。

CRC32 符合 ISO/IEC13239 中给出的多项式 $= x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^8 +x^7 +x^5 +x^4+x^2 +x+1$ 。

1.19 32 位硬件除法器

HDIV (Hardware Divider) 是一个 32 位有/无符号整数硬件除法器。

HDIV 硬件除法器基本特性：

- 可配置有符号/无符号整数除法计算
- 32 位被除数，16 位除数
- 输出 32 位商和 32 位余数
- 除数为零警告标志位，除法运算结束标志位
- 10 个时钟周期完成一次除法运算
- 写除数寄存器触发除法运算开始
- 读商寄存器/余数寄存器时自动等待计算结束

1.20 AES 硬件加密

AES (The Advanced Encryption Standard) 是美国国家标准技术研究所 (NIST) 在 2000 年 10 月 2 日正式宣布的新的数据加密标准。AES 的分组长度固定为 128 Bit，而密钥长度支持 128 Bit。

1.21 TRNG 真随机数发生器

TRNG 是一个真随机数发生器，用来产生真随机数。

1.22 12 Bit SARADC

单调不失码的 12 位逐次逼近型模数转换器，在 24MHz ADC 时钟下工作时，采样率达到 1Msps。参考电压可选择片内精准电压（1.5V 或 2.5V）或从外部输入或电源电压。30 个输入通道，包括 24 路外部引脚输入、1 路内部温度传感器电压、1 路 1/3 电源电压、1 路内建 BGR 1.2V 电压、3 路 OPA 输出。内建可配置的输入信号放大器以检测弱信号。

SAR ADC 基本特性：

- 12 位转换精度；
- 1Msps 转换速度；
- 30 个输入通道，包括 24 路外部引脚输入、1 路内部温度传感器电压、1 路 1/3 AVCC 电压、1 路内建 BGR 1.2V 电压、3 路 OPA 输出；
- 4 种参考源：AVCC 电压、ExRef 引脚、内置 1.5V 参考电压、内置 2.5V 参考电压；
- ADC 的电压输入范围：0~Vref；
- 4 种转换模式：单次转换、顺序扫描连续转换、插队扫描连续转换、连续转换累加；
- 输入通道电压阈值监测；
- 软件可配置 ADC 的转换速率；
- 内置信号放大器，可转换高阻信号；
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性。

1.23 电压比较器 VC

芯片引脚电压监测/比较电路。16 个可配置的正外部输入通道，11 个可配置的负外部输入通道；5 个内部负输入通道，包括 1 路内部温度传感器电压、1 路内建 BGR 2.5V 参考电压、1 路内建 BGR 1.2V 电压、1 路 64 阶电阻分压。VC 输出可供通用定时器 TIM0/1/2/3，可编程计数阵列 PCA 捕获、门控、外部计数时钟使用。可根据上升/下降沿产生异步中断，从低功耗模式下唤醒 MCU。可配置的软件防抖功能。

1.24 低电压检测器 LVD

对芯片电源电压或芯片引脚电压进行检测。16 档电压监测值（1.8~3.3V）。可根据上升/下降边沿产生异步中断或复位。具有硬件迟滞电路和可配置的软件防抖功能。

LVD 基本特性：

- 4 路监测源，AVCC、PC13、PB08、PB07；
- 16 阶阈值电压，1.8~3.3V 可选；
- 8 种触发条件，高电平、上升沿、下降沿组合；
- 2 种触发结果，复位、中断；
- 8 阶滤波配置，防止误触发；
- 具备迟滞功能，强力抗干扰。

1.25 运放 OPA

OPA 模块可以灵活配置，适用于简易滤波器和 Buffer 应用。内部的三个运放可以配置为反向、同向具有不同增益的组合运放，也可以使用外部电阻进行级联。

1.26 嵌入式调试系统

嵌入式调试解决方案，提供全功能的实时调试器，配合标准成熟的 Keil/IAR 等调试开发软件。支持 4 个硬断点以及多个软断点。

1.27 编程模式

支持两种编程模式：在线编程、离线编程。

支持两种编程协议：ISP 协议、SWD 协议。

ISP 协议编程接口：PA9、PA10 或 PA13、PA14。

SWD 协议编程接口：PA13、PA14。

当复位时 MODE（PD03）管脚为高电平，芯片工作于 ISP 编程模式，可通过 ISP 协议对 FLASH 进行编程。

当复位时 MODE（PD03）管脚为低电平，芯片工作于用户模式，芯片执行 FLASH 内的程序代码，可通过 SWD 协议对 FLASH 进行编程。


1.28 高安全性

加密型嵌入式调试解决方案，提供全功能的实时调试器。


2 引脚配置及功能

2.1 引脚配置图


HC32F030K8TA




HC32F030J8TA



HC32F030H8TA



HC32F030F8TA / HC32F030F8UA



HC32F030E8PA




图 2-1 封装示意图

2.2 引脚功能说明

64	48	44	32	28	NAME	DIGITAL	ANALOG
1	1	1	1	1	VCAP		
2	2				PC13	TIM3_CH1B	LVD_IN0
3	3	2		2	PC14		XTLI
4	4	3		3	PC15		XTLO
5	5	4	2	4	PD00	I2C0_SDA UART1_TXD	XTHI
6	6	5	3	5	PD01	I2C0_SCL TIM4_CHB UART1_RXD	XTHO
7	7	6	4	6	RESETB		
8					PC00	UART1_CTS	AIN10 VC0_INP0 VC1_INN0
9					PC01	TIM5_CHB UART1_RTS	AIN11 VC0_INP1 VC1_INN1
10					PC02	SPI1_MISO	AIN12 VC0_INP2 VC1_INN2
11					PC03	SPI1_MOSI	AIN13 VC0_INP3 VC1_INN3
12	8	7			AVSS		
13	9	8	5	7	AVCC		
14	10	9	6	8	PA00	UART1_CTS TIM0_ETR VC0_OUT TIM1_CHA TIM3_ETR TIM0_CHA	AIN0 VC0_INP4 VC0_INN0 VC1_INP0 VC1_INN4

15	11	10	7	9	PA01	UART1_RTS TIM0_CHB TIM1_ETR TIM1_CHB HCLK_OUT SPI1_MOSI	AIN1 VC0_INP5 VC0_INN1 VC1_INP1 VC1_INN5
16	12	11	8	10	PA02	UART1_TXD TIM0_CHA VC1_OUT TIM1_CHA TIM2_CHA PCLK_OUT SPI1_MISO	AIN2 VC0_INP6 VC0_INN2 VC1_INP2
17	13	12	9	11	PA03	UART1_RXD TIM0_GATE TIM1_CHB TIM2_CHB SPI1_CS TIM3_CH1A TIM5_CHA	AIN3 VC0_INP7 VC0_INN3 VC1_INP3
18					PD04		
19					PD05		
20	14	13	10	12	PA04	SPI0_CS UART1_TXD PCA_CH4 TIM2_ETR TIM5_CHA LVD_OUT TIM3_CH2B	AIN4 VC0_INP8 VC0_INN4 VC1_INP4
21	15	14	11	13	PA05	SPI0_CLK TIM0_ETR PCA_ECI TIM0_CHA TIM5_CHB XTL_OUT XTH_OUT	AIN5 VC0_INP9 VC0_INN5 VC1_INP5

22	16	15	12	14	PA06	SPI0_MISO PCA_CH0 TIM3_BK TIM1_CHA VC0_OUT TIM3_GATE	AIN6 VC0_INP10 VC0_INN6
23	17	16	13	15	PA07	SPI0_MOSI PCA_CH1 HCLK_OUT TIM3_CH0B TIM2_CHA VC1_OUT TIM4_CHB	AIN7 VC0_INP11 VC0_INN7
24					PC04	TIM2_ETR IR_OUT	AIN14 VC0_INN8
25					PC05	TIM6_CHB PCA_CH4	AIN15 VC0_INN9
26	18	17	14	16	PB00	PCA_CH2 TIM3_CH1B TIM5_CHB RCH_OUT RCL_OUT PLL_OUT	AIN8 VC0_INN10 VC1_INN6
27	19	18	15	17	PB01	PCA_CH3 PCLK_OUT TIM3_CH2B TIM6_CHB	AIN9/EXVREF VC1_INP6 VC1_INN7
28	20	19		18	PB02	PCA_ECI TIM4_CHA TIM1_BK TIM0_BK TIM2_BK	AIN16 VC1_INP7 VC1_INN8 OP2_INN
29	21	20			PB10	I2C1_SCL SPI1_CLK TIM1_CHA TIM3_CH1A UART1_RTS	AIN17 VC1_INP8 OP2_INP

30	22	21			PB11	I2C1_SDA TIM1_CHB TIM2_GATE TIM6_CHA UART1_CTS	AIN18 OP2_OUT
31	23		16	19	DVSS		
32	24		17	20	DVCC		
33	25	22			PB12	SPI1_CS TIM3_BK TIM0_BK TIM6_CHA	AIN19 VC1_INP9 OP1_INN
34	26	23			PB13	SPI1_CLK I2C1_SCL TIM3_CH0B TIM1_CHA TIM1_GATE TIM6_CHB	AIN20 VC1_INP10 OP1_INP
35	27	24			PB14	SPI1_MISO I2C1_SDA TIM3_CH1B TIM0_CHA TIM1_BK	AIN21 VC1_INP11 OP1_OUT
36	28	25			PB15	SPI1_MOSI TIM3_CH2B TIM0_CHB TIM0_GATE	AIN22 OP0_INN
37					PC06	PCA_CH0 TIM4_CHA TIM2_CHA	AIN23 OP0_INP
38					PC07	PCA_CH1 TIM5_CHA TIM2_CHB	OP0_OUT
39					PC08	PCA_CH2 TIM6_CHA TIM2_ETR	
40					PC09	PCA_CH3 TIM4_CHB TIM1_ETR	

41	29	26	18	21	PA08	UART0_TXD TIM3_CH0A TIM1_GATE TIM4_CHA TIM3_BK	
42	30	27	19	22	PA09	UART0_TXD TIM3_CH1A TIM0_BK I2C0_SCL HCLK_OUT TIM5_CHA	
43	31	28	20	23	PA10	UART0_RXD TIM3_CH2A TIM2_BK I2C0_SDA TIM2_GATE PCLK_OUT TIM6_CHA	
44	32	29	21	24	PA11	UART0_CTS TIM3_GATE I2C1_SCL VC0_OUT SPI0_MISO TIM4_CHB	
45	33	30	22	25	PA12	UART0_RTS TIM3_ETR I2C1_SDA VC1_OUT SPI0_MOSI	
46	34	31	23	26	PA13	IR_OUT UART0_RXD LVD_OUT TIM3_ETR SWDIO	
47	35	32			PD06	I2C1_SCL UART0_CTS	
48	36	33			PD07	I2C1_SDA UART0_RTS	

49	37	34	24	27	PA14	UART1_TXD UART0_TXD TIM3_CH2A LVD_OUT RCH_OUT RCL_OUT PLL_OUT SWCLK	
50	38	35	25		PA15	SPI0_CS UART1_RXD TIM0_ETR TIM0_CHA TIM3_CH1A	
51					PC10	PCA_CH2	
52					PC11	PCA_CH3	
53					PC12	PCA_CH4	
54					PD02	PCA_ECI TIM1_ETR	
55	39	36	26		PB03	SPI0_CLK TIM0_CHB TIM1_GATE TIM3_CH0A XTL_OUT XTH_OUT	VC1_INN9
56	40	37	27		PB04	SPI0_MISO PCA_CH0 TIM2_BK UART0_CTS TIM2_GATE TIM3_CH0B	VC0_INP12 VC1_INP12 VC1_INN10
57	41	38	28		PB05	SPI0_MOSI TIM1_BK PCA_CH1 UART0_RTS	VC0_INP13 VC1_INP13

58	42	39	29		PB06	I2C0_SCL UART0_TXD TIM1_CHB TIM0_CHA TIM3_CH0A	VC0_INP14 VC1_INP14
59	43	40	30		PB07	I2C0_SDA UART0_RXD TIM2_CHB TIM0_CHB	VC0_INP15 VC1_INP15 LVD_IN2
60	44	41	31	28	PD03	MODE	
61	45	42			PB08	I2C0_SCL TIM1_CHA TIM2_CHA TIM0_GATE TIM3_CH2A UART0_TXD	LVD_IN1
62	46				PB09	I2C0_SDA IR_OUT SPI1_CS TIM2_CHA TIM2_CHB UART0_RXD	
63	47	43	32		DVSS		
64	48	44			DVCC		

2.3 模块信号说明

模块	引脚名称	描述
电源	DVCC	数字电源
	AVCC	模拟电源
	DVSS	数字地
	AVSS	模拟地
	VCAP	LDO内核供电输出（仅限内部电路使用，需外接不小于1 μ F的去耦电容）
ISP	MODE	当复位时MODE（PD03）管脚为高电平，芯片工作于ISP编程模式，可通过ISP协议对FLASH进行编程。 当复位时MODE（PD03）管脚为低电平，芯片工作于用户模式，芯片执行FLASH内的程序代码，可通过SWD协议对FLASH进行编程。
ADC	AIN0~AIN23	ADC 输入通道0~23
	ADC_VREF	ADC外部参考电压
	ADC_RDY	ADC Ready输出信号
VC	VCIN0~VCIN15	VC 输入0~15
	VC0_OUT	VC0比较输出
	VC1_OUT	VC1比较输出
LVD	LVDIN0	电压侦测输入0
	LVDIN1	电压侦测输入1
	LVDIN2	电压侦测输入2
	LVD_OUT	电压侦测输出
OPA x=0,1,2	OPx_INN	OPA负端输入
	OPx_INP	OPA正端输入
	OPx_OUT	OPA输出
UART x=0,1	UARTx_TXD	UARTx数据发送端
	UARTx_RXD	UARTx数据接收端
	UARTx_CTS	UARTx CTS
	UARTx_RTS	UARTx RTS
SPI x=0,1	SPIx_MISO	SPI模块主机输入从机输出数据信号
	SPIx_MOSI	SPI模块主机输出从机输入数据信号
	SPIx_SCK	SPI模块时钟信号
	SPIx_CS	SPI 片选
I2C x=0,1	I2Cx_SDA	I2C模块数据信号
	I2Cx_SCL	I2C模块时钟信号
通用定时器	TIMx_CHA	Timer的捕获输入比较输出A

TIMx x=0,1,2	TIMx_CHB	Timer的捕获输入比较输出B
	TIMx_ETR	Timer的外部计数输入信号
	TIMx_GATE	Timer的门控信号
通用定时器 TIM3 y=0,1,2	TIM3_CHyA	Timer的捕获输入比较输出A
	TIM3_CHyB	Timer的捕获输入比较输出B
	TIM3_ETR	Timer的外部计数输入信号
	TIM3_GATE	Timer的门控信号
可编程计数 阵列PCA	PCA_ECI	外部时钟输入信号
	PCA_CH0	捕获输入/比较输出/PWM输出 0
	PCA_CH1	捕获输入/比较输出/PWM输出 1
	PCA_CH2	捕获输入/比较输出/PWM输出 2
	PCA_CH3	捕获输入/比较输出/PWM输出 3
	PCA_CH4	捕获输入/比较输出/PWM输出 4
高级定时器 Advanced Timer	TIM4_CHA	Advanced Timer4 比较输出/捕获输入端A
	TIM4_CHB	Advanced Timer4 比较输出/捕获输入端B
	TIM5_CHA	Advanced Timer5 比较输出/捕获输入端A
	TIM5_CHB	Advanced Timer5 比较输出/捕获输入端B
	TIM6_CHA	Advanced Timer6 比较输出/捕获输入端A
	TIM6_CHB	Advanced Timer6 比较输出/捕获输入端B

注意：

- IO 端口复位为输入高阻状态，休眠模式和深度休眠模式保持之前的端口状态。

3 系统结构

3.1 概述

本产品系统由以下部分组成：

- 2 个 AHB 总线 Master:
 - Cortex-M0+
 - DMA 控制器
- 4 个 AHB 总线 Slaves:
 - FLASH 存储器
 - SRAM 存储器
 - AHB0, AHB to APB Bridge, 包含所有 APB 接口外设
 - AHB1, 包含所有 AHB 接口外设

整个系统总线结构采用多层次 AHB-lite 总线互连实现。如下图所示：




图 3-1 系统架构示意图

3.2 系统地址划分

整个系列系统的地址区域划分，如下图所示：




图 3-2 地址区域划分示意图

3.3 存储器和模块地址分配

Boundary Address	Size	Memory Area	Description
0x0000_0000 – 0x0000_FFFF	64KByte	FLASH Memory	
0x0001_0000 – 0x1FFF_FFFF	-	Reserved	
0x2000_0000 – 0x2000_1FFF	8KByte	SRAM Memory	
0x2000_2000 – 0x3FFF_FFFF	-	Reserved	
0x4000_0000 – 0x4000_00FF	256Byte	UART0	
0x4000_0100 – 0x4000_01FF	256Byte	UART1	
0x4000_0200 – 0x4000_02FF	-	Reserved	
0x4000_0300 – 0x4000_03FF	-	Reserved	
0x4000_0400 – 0x4000_07FF	1KByte	I2C0	
0x4000_0800 – 0x4000_0BFF	1KByte	SPI0	
0x4000_0C00 – 0x4000_0CFF	256Byte	TIM0	
0x4000_0D00 – 0x4000_0DFF	256Byte	TIM1	
0x4000_0E00 – 0x4000_0EFF	256Byte	TIM2	
0x4000_0F00 – 0x4000_0F7F	-	Reserved	
0x4000_0F80 – 0x4000_0FFF	128Byte	WDT	
0x4000_1000 – 0x4000_13FF	1KByte	PCA	
0x4000_1400 – 0x4000_17FF	-	Reserved	
0x4000_1800 – 0x4000_1BFF	1KByte	CLKTRIM	
0x4000_1C00 – 0x4000_1FFF	-	Reserved	
0x4000_2000 – 0x4000_23FF	1KByte	SYSCTRL	
0x4000_2400 – 0x4000_27FF	1KByte	ANALOGCTRL	
0x4000_2800 – 0x4000_2FFF	-	Reserved	
0x4000_3000 – 0x4000_33FF	1KByte	TIM4	
0x4000_3400 – 0x4000_37FF	1KByte	TIM5	
0x4000_3800 – 0x4000_3BFF	1KByte	TIM6	
0x4000_3C00– 0x4000_3FFF	-	Reserved	
0x4000_4000– 0x4000_43FF	-	Reserved	
0x4000_4400– 0x4000_47FF	1KByte	I2C1	
0x4000_4800– 0x4000_4BFF	1KByte	SPI1	
0x4000_4C00– 0x4000_4FFF	1KByte	TRNG	
0x4000_5000– 0x4000_53FF	-	Reserved	
0x4000_5400– 0x4000_57FF	-	Reserved	
0x4000_5800– 0x4000_5BFF	1KByte	TIM3	
0x4000_5C00– 0x4000_5FFF	-	Reserved	
0x4000_6000 - 0x4001_FFFF	-	Reserved	
0x4002_0000 - 0x4002_03FF	1KByte	FLASH CTRL	

0x4002_0400 - 0x4002_07FF	1KByte	RAM CTRL	
0x4002_0800 - 0x4002_08FF	256Byte	Reserved	
0x4002_0900 - 0x4002_0BFF	768Byte	CRC	
0x4002_0C00 - 0x4002_0FFF	1KByte	PORT CTRL	
0x4002_1000 - 0x4002_13FF	1KByte	DMAC	
0x4002_1400 - 0x4002_17FF	1KByte	AES	
0x4002_1800 - 0x4002_1BFF	1KByte	HDIV	

表 3-1 地址划分表

4 工作模式

本产品的电源管理模块负责管理本产品各种工作模式之间的切换，以及控制各工作模式下的各功能模块的工作状态。本产品的工作电压（VCC）为 1.8v ~ 5.5v。

本产品有如下几个工作模式：

- 1) 运行模式：CPU 运行，周边功能模块运行。
- 2) 休眠模式：CPU 停止运行，周边功能模块运行。
- 3) 深度休眠模式：CPU 停止运行，高速时钟停止运行。

从运行模式，通过执行软件程序，可进入其他休眠模式。从其他各种休眠模式，通过中断触发，可回到运行模式。




图 4-1 控制模式框图

在各模式下，CPU 可响应所有的中断类型。

	中断来源	运行模式	休眠模式	深度休眠模式
[0]	GPIO_PA	V	V	V
[1]	GPIO_PB	V	V	V
[2]	GPIO_PC	V	V	V
[3]	GPIO_PD	V	V	V
[4]	DMAC	V	V	
[5]	TIM3	V	V	
[6]	UART0	V	V	
[7]	UART1	V	V	
[8]	-	-	-	-

[9]	-	-	-	-
[10]	SPI0	V	V	
[11]	SPI1	V	V	
[12]	I2C0	V	V	
[13]	I2C1	V	V	
[14]	TIM0	V	V	
[15]	TIM1	V	V	
[16]	TIM2	V	V	
[17]	-	-	-	-
[18]	TIM4	V	V	
[19]	TIM5	V	V	
[20]	TIM6	V	V	
[21]	PCA	V	V	
[22]	WDT	V	V	V
[23]	-	-	-	-
[24]	ADC	V	V	
[26]	VC0	V	V	V
[27]	VC1	V	V	V
[28]	LVD	V	V	V
[29]	-	-	-	-
[30]	RAM FLASH	V	V	
[31]	CLKTRIM	V	V	V

在各模式下，本产品可响应所有的复位类型。

	复位源	运行模式	休眠模式	深度休眠模式
[0]	上电掉电复位 POR	V	V	V
[1]	外部 Reset Pin 复位	V	V	V
[2]	LVD 复位	V	V	V
[3]	WDT 复位	V	V	V
[4]	PCA 复位	V	V	
[5]	Cortex-M0+ LOCKUP 硬件复位	V		
[6]	Cortex-M0+ SYSRESETREQ 软件 复位	V		

4.1 运行模式

本产品运行模式（Active Mode）：

在系统在电源上电复位后，或从各休眠唤醒后，微控制器 MCU 处于运行状态。当 CPU 不需继续运行时，可以利用多种休眠模式来节能，例如等待某个外部事件时。用户需要根据最低能耗、最快速启动时间、可用的唤醒源等条件，选定一个最佳的休眠模式。

运行模式（Active Mode）		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI0-1	PLL
DMAC	I2C0-1	ADC
TIM0-3	CRC	RNG
TIM4-6	AES	OPA0-2
PCA		
HDIV	XTL	RESET
GPIO	RCL	POR/BOR
	CLKTRIM	LVD
		VC0-1
		WDT

表 4-1 运行模式下可运行模块图

几种降低运行模式下芯片功耗的方法：

- 1) 在运行模式下，通过对预分频寄存器（SYSCTRL0.HCLK_PRS, SYSCTRL0.PCLK_PRS）进行编程，可以降低任意一个系统时钟(HCLK, PCLK)的速度。进入休眠模式前，也可以利用预分频器来降低外设的时钟。
- 2) 在运行模式下，关闭不使用外设的时钟（PERI_CLKx）来减少功耗。
- 3) 在运行模式下，关闭不使用外设的时钟（PERI_CLKx）来减少功耗，并让系统进入休眠模式下更多地减少功耗，并在执行 WFI 指令前关闭不使用外设的时钟（PERI_CLKx）。
- 4) 使用深度休眠模式代替休眠模式，因为本产品的唤醒时间极短（~4us），亦可满足系统的实时响应的需求。

4.2 休眠模式

本产品休眠模式 (Sleep Mode)

使用 WFI 指令可以进入休眠模式，休眠模式下，CPU 停止运行，但时钟模块、系统时钟、NVIC 中断处理以及周边的功能模块仍都可以工作。

系统进入休眠状态，不会改变端口状态，在进入休眠前根据需要更改 IO 的状态为休眠下的状态。

- 如何进入休眠模式：

通过执行 WFI 指令进入休眠状态。根据 Cortex-M0+ 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择休眠模式进入机制：

SLEEP-NOW: 如果 SLEEPONEXIT 位被清除，当 WFI 或 WFE 被执行时，微控制器立即进入休眠模式。

SLEEP-ON-EXIT: 如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入休眠模式。

- 如何退出休眠模式：

如果执行 WFI 指令进入休眠模式，任意一个高优先级嵌套向量中断控制器响应的外设中断都能将系统从休眠模式唤醒。

使用注意：

- 1) SLEEP-ON-EXIT 该位置 1，执行完中断自动进入 sleep，程序不需要写 __wfi()；
- 2) SLEEP-ON-EXIT 该位清 0，main() 执行 __wfi() 后进入 sleeping，中断触发且执行完中断程序返回 main() 后，执行 WFI 指令后进入 sleeping。等待后续中断触发。
- 3) SLEEP-ON-EXIT 位不影响 __wfi() 指令的执行。SLEEP-ON-EXIT=0: main() 执行 wfi() 后进入 sleeping，中断触发且执行完中断程序返回 main() 后，继续往下执行；
- 4) 若在中断中进入 sleep，只有优先级高于此中断的中断才能唤醒，先执行高优先级，再执行低优先级；优先级低于或等于此中断的中断不能唤醒。

休眠模式(Sleep Mode)		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI0-1	PLL
DMAC	I2C0-1	ADC
TIM0-3	CRC	RNG
TIM4-6	AES	OPA0-2
PCA		
HDIV	XTL	RESET
GPIO	RCL	POR/BOR
	CLKTRIM	LVD
		VC0-1
		WDT

灰色的模块在当前状态下不工作。

表 4-2 休眠模式下可运行模块图

4.3 深度休眠模式

本产品深度休眠模式（Deep Sleep Mode）

使用 SLEEPDEEP 配合 WFI 指令可以进入深度休眠模式，在深度休眠模式下，CPU 停止运行，高速时钟关闭，低速时钟可配置是否运行，部分周边模块可配置是否允许，NVIC 中断处理仍可以工作。

- 系统从高速时钟进入深度休眠模式，高速时钟自动关闭，低速时钟保持进入深度休眠前的状态。
- 系统从低速时钟进入深度休眠模式，由于低速时钟不会自动关闭，保持运行，进入休眠模式。只有 ARM Cortex-M0+ 不运行，其他模块都运行。
- 系统时钟切换时，所有时钟都不会自动关闭，需要根据功耗及系统需求软件关闭打开相应的时钟。
- 系统进入深度休眠状态，不会改变端口状态，在进入休眠前根据需要更改 IO 的状态为休眠下的状态。

如何进入深度休眠模式：

首先设置 Cortex-M0+ 系统控制寄存器中的 SLEEPDEEP 位，通过执行 WFI 指令进入休眠状态。根据 Cortex™-M0+ 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择深度休眠模式进入机制：

SLEEP-NOW: 如果 SLEEPONEXIT 位被清除，当 WFI 或 WFE 被执行时，微控制器立即进入休眠模式。

SLEEP-ON-EXIT: 如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入休眠模式。

如何退出深度休眠模式：

如果执行 WFI 指令进入休眠模式，任意一个被嵌套向量中断控制器响应的外设中断（Deep Sleep 下可运行的 周边模块中断）都能将系统从休眠模式唤醒。

唤醒设置参考 5.4 中断唤醒控制。

深度休眠模式 (Deep Sleep Mode)		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI0-1	PLL
DMAC	I2C0-1	ADC
TIM0-3	CRC	RNG
TIM4-6	AES	OPA0-2
PCA		
HDIV	XTL	RESET
GPIO	RCL	POR/BOR
	CLKTRIM	LVD
		VC0-1
		WDT

灰色的模块在当前状态下不工作。

表 4-3 深度休眠模式下可运行模块图

系统控制寄存器(Cortex-M0+ 内核系统控制寄存器)

地址: 0xE000ED10

复位值: 0x0000 0000

位	标记	功能描述	读写
31:5	RESERVED	保留	
4	SEVONPEND	设置为1时, 每次新的中断挂起都会产生一个事件, 如果使用了WFE 休眠, 它可用于唤醒处理器	RW
3	RESERVED	保留	
2	SLEEPDEEP	设为1时, 执行 WFI 进入深度休眠, 本产品进入 Deep sleep 模式 设置为0时, 执行 WFI 进入休眠, 本产品进入 sleep/Idle 模式	RW
1	SLEEPONEXIT	设为1时, 当退出异常处理并返回程序线程时, 处理器自动进入休眠模式(WFI) 设置为0时, 该特性就会被自动禁止	RW
0	RESERVED	保留	

进入深度休眠后, 唤醒后系统时钟有两种选择, 默认使用进入深度休眠的时钟, 配置寄存器 SYSCTRL0.wakeup_byRCH 为 1 后不管进入深度休眠前是什么时钟, 唤醒后都使用内部高速时钟 RCH。如果使用外部晶体振荡这样设置可以加速唤醒系统。

5 系统控制器 (SYSCTRL)

5.1 系统时钟介绍

时钟控制模块主要控制系统时钟以及外设时钟，可以配置不同的时钟源作为系统时钟、可以配置不同的系统时钟分频、可以启动或禁用外设时钟。为了确保振荡器精度，内部时钟均具有校准功能。

本产品支持以下五个不同的时钟源作为系统时钟：

- 内部高速 RC 时钟 RCH（输出频率为 4~24MHz）
- 内部低速 RC 时钟 RCL（38.4K 与 32.8K 可配置）
- 外部高速晶振时钟 XTH
- 外部低速晶振时钟 XTL
- 锁相环时钟 PLL

注 1：切换系统时钟的时钟源时，请严格按照操作步骤进行切换，详见 5.2 章节。

注 2：XTL 可以不接晶振，直接从 PC14 引脚输入 32.768KHz 的时钟信号。XTH 可以不接晶振，直接从 PD00 引脚输入 4~32MHz 的时钟信号。

本产品还包含以下两个辅助时钟：

- 内部低速 10K 时钟：仅供看门狗和 CLKTRIM 模块使用。
- 内部 150K 时钟：仅供 LVD 和 VC 模块使用。

下图为本产品的时钟架构。




图 5-1 时钟控制模块框图

5.1.1 内部高速 RC 时钟 RCH

芯片上电或复位后的默认时钟源为频率为 4MHz 的内部高速时钟；当系统进入 Deep Sleep，此高速时钟会自动关闭。

更改寄存器 RCH_CR[10:0]的数值即可调整 RCH 的输出频率。寄存器数值每增加 1 则 RCH 的输出频率增加约 0.2%，总调整范围为 4~24MHz。

出厂时已预调好的 5 个频率 4MHz、8MHz、16MHz、22.12MHz、24MHz；如需其它频率请手动调整该寄存器的数值。

更改 RCH 输出频率需要按照特定的更改时序，详见系统时钟切换章节。

内部高速时钟从启动到稳定仅需 4us。为了在深度休眠模式下能快速响应中断，建议进入深度休眠模式前将系统时钟切换为 RCH。

5.1.2 内部低速 RC 时钟 RCL

内部低速时钟可以通过寄存器 RCL_CR[9:0]来选择其输出频率，可供选择的频率为 38.4KHz、32.768KHz。当系统进入 DeepSleep，此低速时钟不会自动关闭，部分外设模

块可以选择 RCL 作为其时钟。

5.1.3 外部低速晶振时钟 XTL

外部低速晶振时钟需外接一个 32.768KHz 的低速晶振，具有超高精度。当系统进入 Deep Sleep，此低速时钟不会自动关闭。深度休眠模式下工作的外设模块可以选择 XTL 作为其时钟。

XTL 也可以不接晶振，直接从 PC14 引脚输入 32.768KHz 的时钟信号。从 PC14 输入时钟信号的方法为：配置 PC14 引脚为 GPIO 输入；设置 SYSCTRL.XTL_EN 和 SYSCTRL1.EXTL_EN 为 1。

注意：

- 晶体及其匹配电容需符合 30.3.7.4 低速外部时钟 XTL 的相关要求。

5.1.4 外部高速晶振时钟 XTH

外部高速晶振时钟需外接一个 4 MHz ~32MHz 的高速晶振。当系统进入 Deep Sleep，此高速时钟会自动关闭。

XTH 也可以不接晶振，直接从 PD00 引脚输入 4~32MHz 的时钟信号。从 PD00 输入时钟信号的方法为：配置 PD00 引脚为 GPIO 输入；设置 SYSCTRL.XTH_EN 和 SYSCTRL1.EXTH_EN 为 1。

注意：

- 晶体及其匹配电容需符合 30.3.7.3 高速外部时钟 XTH 的相关要求。

5.1.5 锁相环时钟 PLL

内建 PLL 支持 8~48M 的时钟输出。PLL 的参考时钟源为：RCH、XTH 晶振时钟、PD00 引脚输入时钟。

5.1.6 时钟启动过程

上述五种时钟源都需要启动稳定时间，下图以外部 XTL 为例说明时钟的启动稳定过程。




图 5-2 晶振时钟启动示意图

5.2 系统时钟切换

时钟源的切换是由寄存器 `SYSCTRL0[7:0]` 来控制。系统时钟的时钟源可通过 `SYSCTRL0[7: 5]`在 RCH、RCL、XTH、XTL、PLL 之间进行切换。切换时 RCH、RCL、XTH、XTL 这四个时钟源中的任意两者可以相互切换；PLL 只可与 RCH、XTH 这两个时钟进行切换。时钟切换操作必须按照下文所描述的 7 种时钟切换流程进行，否则可能出现异常。

时钟切换时需要同步配置 `FLASH_CR.WAIT`。时钟频率不大于 24MHz 则应设置 `FLASH_CR.WAIT` 为 0；时钟频率大于 24MHz 则应设置 `FLASH_CR.WAIT` 为 1；时钟频率大于 48MHz 则应设置 `FLASH_CR.WAIT` 为 2。

注：设置 `FLASH_CR.WAIT` 的值，需要先向 `FLASH_BYPASS` 寄存器依次写入 0x5A5A、0x5A55 然后再对 `FLASH_CR.WAIT` 进行赋值，详见 `FLASH` 控制器章节。

5.2.1 标准的时钟切换流程

操作流程如下：

Step1：如新时钟源需要外部引脚，则将该引脚设置为适当的模式。

注：接外部晶振时需要模拟引脚；接外部时钟输入时需要 `GPIO` 输入并使能外部时钟输入。

Step2：配置新时钟源的的振荡参数。

Step3：使能新时钟源的振荡器。

Step4：根据当前时钟源和新时钟源两者中较高的频率，按 `Flash` 控制器章节流程配置 `FLASH_CR.WAIT`。

Step5：等待新时钟源输出稳定的频率。

Step6：配置 `SYSCTRL0.Clk_sw5_sel`，选择系统时钟的来源为新时钟源。

Step7：根据新时钟源的频率，按 `Flash` 控制器章节流程配置 `FLASH_CR.WAIT`。

Step8：关闭不再使用的时钟源。

5.2.2 RCH 不同振荡频率间切换流程

RCH 不同振荡频率间切换具有两种方案。

方案 1：

Step1: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step2: 设置 SYSCTRL0.HCLK_PRS 为 0x7。

Step3: 向上或向下逐级调整 RCH 的输出频率, 4M -> 8M -> 16M -> 24M/22.12M 或 24M/22.12M -> 16M -> 8M -> 4M。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step5: 设置 SYSCTRL0.HCLK_PRS 为 0x0。

从 4M 切换到 24M 的示例代码如下所示:

```
M0P_SystemCtrl->SYSCTRL2 = 0X5A5A;
M0P_SystemCtrl->SYSCTRL2 = 0XA5A5;
M0P_SystemCtrl->SYSCTRL0_f.HCLK_PRS = 7;
M0P_SystemCtrl->RCH_CR = *((uint16*)( 0X00100C08 )); //4M
M0P_SystemCtrl->RCH_CR = *((uint16*)( 0X00100C06 )); //8M
M0P_SystemCtrl->RCH_CR = *((uint16*)( 0X00100C04 )); //16M
M0P_SystemCtrl->RCH_CR = *((uint16*)( 0X00100C00 )); //24M
M0P_SystemCtrl->SYSCTRL2 = 0X5A5A;
M0P_SystemCtrl->SYSCTRL2 = 0XA5A5;
M0P_SystemCtrl->SYSCTRL0_f.HCLK_PRS = 0
```

方案 2:

Step1: 将系统时钟切换为 RCL, 参见 5.2.5 从其它时钟切换到 RCL 示例。

Step2: 将系统时钟切换为 RCH, 参见 5.2.6 从其它时钟切换到 RCH 示例。

5.2.3 从其它时钟切换到 XTL 示例

操作流程如下:

Step1: 设置 PCADS. 14 及 PCADS. 15 为 1, 配置 PC14/PC15 引脚为模拟端口。

Step2: 根据晶振特性, 配置 XTL_CR[5:0]。

Step3: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step4: 设置 SYSCTRL0.XTL_EN 为 1, 使能晶振振荡电路。

Step5: 查询等待 XTL_CR.Stable 标志变为 1, 晶振输出稳定时钟。

Step6: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step7: 设置 SYSCTRL0. Clk_sw5_sel 为 3, 将系统时钟切换为 XTL。

Step8: 按 Flash 控制器章节流程设置 FLASH_CR. WAIT 为 0。

Step9: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step10: 设置 SYSCTRL0.xxx_EN 为 0, 关闭原时钟。

5.2.4 从其它时钟切换到 XTH 示例

Step1: 设置 PDADS. 0 及 PDADS. 1 为 1, 配置 PD00/PD01 引脚为模拟端口。

Step2: 根据晶振特性, 配置 XTH_CR[3:0]。

Step3: 设置 XTH_CR. Startup 为 3, 选择最长的晶振稳定时间。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step5: 设置 SYSCTRL0. XTH_EN 为 1, 使能晶振振荡电路。

Step6: 根据当前时钟和 XTH 两者中较高的频率, 按 Flash 控制器章节流程配置 FLASH_CR. WAIT。

Step7: 查询等待 XTH_CR. Stable 标志变为 1 后, 软件延时 10ms 以上, 晶振输出稳定时钟。

Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step9: 设置 SYSCTRL0. Clk_sw5_sel 为 1, 将系统时钟切换为 XTH。

Step10: 根据 XTH 的频率, 按 Flash 控制器章节流程配置 FLASH_CR. WAIT。

Step11: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step12: 设置 SYSCTRL0.xxx_EN 为 0, 关闭原时钟。

5.2.5 从其它时钟切换到 RCL 示例

操作流程如下:

Step1: 配置 RCL_CR.TRIM 及 RCL_CR. Startup。

Step2: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 设置 SYSCTRL0. RCL_EN 为 1, 使能 RCL 振荡电路。

Step4: 查询等待 RCL_CR. Stable 标志变为 1, RCL 输出稳定时钟。

Step5: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

- Step6: 设置 SYSCTRL0.Clk_sw5_sel 为 2, 将系统时钟切换为 RCL。
- Step7: 按 Flash 控制器章节流程设置 FLASH_CR.WAIT 为 0。
- Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step9: 设置 SYSCTRL0.xxx_EN 为 0, 关闭原时钟。

5.2.6 从其它时钟切换到 RCH 示例

操作流程如下:

- Step1: 配置 RCH_CR.TRIM。
- Step2: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step3: 设置 SYSCTRL0.RCH_EN 为 1, 使能 RCH 振荡电路。
- Step4: 查询等待 RCH_CR.Stable 标志变为 1, RCH 输出稳定时钟。
- Step5: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step6: 设置 SYSCTRL0.Clk_sw5_sel 为 0, 将系统时钟切换为 RCH。
- Step7: 按 Flash 控制器章节流程设置 FLASH_CR.WAIT 为 0。
- Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step9: 设置 SYSCTRL0.xxx_EN 为 0, 关闭原时钟。

5.2.7 PLL 与 RCH 相互切换示例, 参考时钟为 RCH

从 RCH 切换到 PLL 操作流程如下:

- Step1: 设置 PLL_CR.REFSEL 为 3, 选择 PLL 时钟源为 RCH。
- Step2: 根据 RCH 频率, 配置 PLL_CR.FRSEL。
- Step2: 根据 PLL 输出频率, 配置 PLL_CR.DIVN 及 PLL_CR.FOSC。
- Step3: 设置 PLL_CR.Startup 为 7, 选择最长的 PLL 稳定时间。
- Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step5: 设置 SYSCTRL0.PLL_EN 为 1, 使能 PLL 振荡电路。
- Step6: 根据 PLL 输出频率, 按 Flash 控制器章节流程配置 FLASH_CR.WAIT。
- Step7: 查询等待 PLL_CR.Stable 标志变为 1, PLL 输出稳定时钟。
- Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。
- Step9: 设置 SYSCTRL0.Clk_sw5_sel 为 4, 将系统时钟切换为 PLL。

警告：切换过程中不可以更改 RCH_CR.TRIM。

从 PLL 切换到 RCH 操作流程如下：

Step1: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step2: 设置 SYSCTRL0.Clk_sw5_sel 为 0，将系统时钟切换为 RCH。

Step3: 按 Flash 控制器章节流程设置 FLASH_CR.WAIT 为 0。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step5: 设置 SYSCTRL0.PLL_EN 为 0，关闭 PLL。

警告：切换过程中不可以更改 RCH_CR.TRIM。

5.2.8 PLL 与 XTH 相互切换示例，参考时钟为 XTH

从 RCH 切换到 PLL 操作流程如下：

Step1: 设置 PLL_CR.REFSEL 为 0，选择 PLL 时钟源为 XTH。

Step2: 根据 XTH 频率，配置 PLL_CR.FRSEL。

Step2: 根据 PLL 输出频率，配置 PLL_CR.DIVN 及 PLL_CR.FOSC。

Step3: 设置 PLL_CR.Startup 为 7，选择最长的 PLL 稳定时间。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step5: 设置 SYSCTRL0.PLL_EN 为 1，使能 PLL 振荡电路。

Step6: 根据 PLL 输出频率，按 Flash 控制器章节流程配置 FLASH_CR.WAIT。

Step7: 查询等待 PLL_CR.Stable 标志变为 1，PLL 输出稳定时钟。

Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step9: 设置 SYSCTRL0.Clk_sw5_sel 为 4，将系统时钟切换为 PLL。

从 PLL 切换到 XTH 操作流程如下：

Step1: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step2: 设置 SYSCTRL0.Clk_sw5_sel 为 1，将系统时钟切换为 XTH。

Step7: 根据 XTH 的频率，按 Flash 控制器章节流程配置 FLASH_CR.WAIT。

Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step9: 设置 SYSCTRL0.PLL_EN 为 0，关闭 PLL。

下图为时钟切换时序图：




图 5-3 时钟切换示意图

5.3 时钟校准模块

本产品内嵌时钟校准电路，如下图所示，系统时钟的 5 个源均可以相互校准，当选择好参考时钟以及被校准时钟后，设置寄存器 REF CNT 值，置位 cali.start 启动时钟校准电路，此时两个 32 位计数器（递增、递减）同时工作，当递减计数器等于 0 时，cali.finish 被置位，表明校准结束，此时软件可以读取 CALCNT 值，这样就很容易得到参考时钟与被校准时钟之间的频率关系。




图 5-4 时钟校准原理图

5.4 中断唤醒控制

当处理器执行 WFI 指令进入休眠状态时，会停止执行指令。在休眠状态下发生了中断请求（更高优先级）且需要处理时，处理器就会被唤醒。

休眠状态下的处理器收到中断请求时的行为如下表所示：

PRIMASK 状态	WFI 行为	唤醒	ISR 执行
0	IRQ 优先级 > 当前等级	Y	Y
0	IRQ 优先级 ≤ 当前等级	N	N
1	IRQ 优先级 > 当前等级	Y	N
1	IRQ 优先级 ≤ 当前等级	N	N

5.4.1 从深度休眠模式唤醒后执行中断服务程序的方法

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 SCB->SCR.SLEEPDEEP 为 1
4. 执行 WFI 指令以进入深度休眠模式
5. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务程序

例程：

```

SCB_SCR |= 0x00000004u;
while(1)
{
    __asm("WFI");
}
    
```

5.4.2 从深度休眠模式唤醒后不执行中断服务程序的方法

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 PRIMASK 为 1
4. 设置 SCB->SCR.SLEEPDEEP 为 1

5. 执行 WFI 指令以进入深度休眠模式
6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行下一条指令
7. 清除中断标志，清除中断挂起状态
8. 执行用户定义的操作

例程：

```

__asm("CPSID I"); //Set PRIMASK
SCB_SCR |= 0x00000004u;
while(1)
{
    __asm("WFI");
        //Clear Int Flag
        //Clear Pending Flag
    ... //执行用户定义的操作
}

```

5.4.3 使用退出休眠特性

退出休眠（sleep-on-exit）非常适合中断驱动的应用程序。当该特性使能时，只要完成异常处理并且返回到了线程模式，处理器就会进入休眠模式。利用退出休眠特性，处理器可以尽可能多的处于休眠模式。

Cortex-M0 利用退出休眠特性进入休眠，这种情况同执行完异常退出后立即执行 WFI 的效果差不多。不过，为了下次进入异常时，不用再进行压栈操作，处理器不会执行出栈的过程。

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 SCB->SCR.SLEEPDEEP 为 1
4. 设置 SCB->SCR.SLEEPONEXIT 为 1
5. 执行 WFI 指令以进入深度休眠模式
6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务子程序

7. 退出中断服务时自动进入休眠模式

例程:

```
SCB_SCR |= 0x00000004u;
```

```
SCB_SCR |= 0x00000002u;
```

```
while(1)
```

```
{
```

```
    __asm("WFI");
```

```
}
```

5.5 寄存器

基地址 0x40002000

寄存器	偏移地址	描述
SYSCTRL0	0x000	系统控制寄存器0
SYSCTRL1	0x004	系统控制寄存器1
SYSCTRL2	0x008	系统控制寄存器2
RCH_CR	0x00C	RCH 控制寄存器
XTH_CR	0x010	XTH 控制寄存器
RCL_CR	0x014	RCL 控制寄存器
XTL_CR	0x018	XTL 控制寄存器
PERI_CLKEN	0x020	外围模块时钟控制寄存器
PLL_CR	0x03C	PLL 控制寄存器

表 5-1 系统控制寄存器表格

5.5.1 系统控制寄存器 0 (SYSCTRL0)

偏移地址: 0x000

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Wakeup_ byRCH	Reserved		PCLK_PR S	HCLK_PRS			clk_sw5_sel			PLL _EN	XTL_ EN	RCL_ EN	XTH_ EN	RCH_ EN	
RW			RW	RW			RW			RW	RW	RW	RW	RW	

位	标记	功能描述
31:16	Reserved	保留
15	wakeup_ byRCH	1: 从 Deep Sleep 唤醒后, system clock来源为RCH, 原时钟继续使能。 0: 从 Deep Sleep 唤醒后, 不改变system clock来源。
14:13	Reserved	保留
12:11	PCLK_PRS	PCLK时钟来源选择 00: HCLK 01: HCLK/2 10: HCLK/4 11: HCLK/8
10:8	HCLK_PRS	HCLK时钟来源选择 000: SystemClk 001: SystemClk/2 010: SystemClk/4 011: SystemClk/8 100: SystemClk/16 101: SystemClk/32 110: SystemClk/64 111: SystemClk/128
7:5	Clk_sw5_sel	SystemClk时钟来源选择 000: 内部高速时钟 RCH 001: 外部高速晶振 XTH 010: 内部低速时钟 RCL 011: 外部低速晶振 XTL 100: 内部 PLL
4	PLL_EN	PLL使能控制 0: 关闭 1: 使能

3	XTL_EN	外部低速晶振 XTL 使能控制 0: 关闭 1: 使能 注: 需要将PC14、PC15设置成模拟端口。
2	RCL_EN	内部低速时钟 RCL 使能控制 0: 关闭 1: 使能
1	XTH_EN	外部高速晶振 XTH 使能控制 0: 关闭 1: 使能 注: 当系统进入DeepSleep, 此高速时钟会自动关闭
0	RCH_EN	内部高速时钟 RCH 使能信号。 0: 关闭 1: 使能 注: 当系统进入DeepSleep, 此高速时钟会自动关闭。

注意:

- 每次改写 SYSCTRL0, SYSCTRL1 的值, 均需要先对 SYSCTRL2 依次写入 0x5A5、0xA5A5。这样的步骤可有效防止对 SYSCTRL0, SYSCTRL1 寄存器的误操作。

5.5.2 系统控制寄存器 1 (SYSCTRL1)

偏移地址: 0x004

复位值: 0x00000008


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							SWD_	Res.	LOCK	Res.			XTL_ALW	EXTL	EXTH	Res.
							USE_		UP_E				AYS_ON	_EN	_EN	
							IO		N				RW	RW	RW	
							RW		RW				RW	RW	RW	

位	标记	功能描述
31:9	Reserved	保留位
8	SWD_ USE_IO	SWD 端口功能配置 0: SWD 端口 1: GPIO 端口
7	Res.	保留位
6	LOCKUP_EN	Cortex-M0+ LockUp 功能配置 0: 关闭 1: 使能 注: 使能后, CPU读到无效指令时会复位MCU, 可增强系统可靠性。
5:4	Res.	保留位
3	XTL_ ALWAYS_ON	XTL 高级使能控制 1: SYSCTRL0.XTL_EN 只可置位。 0: SYSCTRL0.XTL_EN 可置位可清零。
2	EXTL_EN	外部 XTL 时钟输入控制 1: XTL 输出时钟从 PC14 输入。 0: XTL 输出时钟由晶振产生。 注: 使用PC14 输入时钟时, 需设置SYSCTRL0.XTL_EN为1。
1	EXTH_EN	外部 XTH 输入控制 1: XTH 输出时钟从 PD00输入。 0: XTH 输出时钟由晶振产生。 注: 使用PD00 输入时钟时, 需设置SYSCTRL0.XTH_EN为1。
0	Reserved	保留位

5.5.3 系统控制寄存器 2 (SYSCTRL2)

偏移地址: 0x008

复位值: 0x00000000



位	标记	功能描述
31:16	Reserved	保留位
15:0	SYSCTRL2	寄存器 SYSCTL0, SYSCTRL1 保护系列控制寄存器, 对 SYSCTRL2 先写 0x5A5A, 再写 0xA5A5, 启动对于寄存器 SYSCTL0, SYSCTRL1 的写操作, 只要对寄存器 SYSCTL0, SYSCTRL1 写操作了, 这个保护位自动回复保护状态, 需要重新写入系列打开保护。

5.5.4 RCH 控制寄存器 (RCH_CR)

偏移地址: 0x00C

复位值: 0x00000126

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				Stable	TRIM										
Reserved				RO	RW										

位	标记	功能描述
31:12	Reserved	保留位
11	stable	RCH 时钟稳定标志位。 1: 代表 RCH 已经稳定, 可以被内部电路使用。 0: 代表 RCH 未稳定, 不可以被内部电路使用。
10:0	TRIM	时钟频率调整, 更改该寄存器的数值即可调整RCH的输出频率。寄存器数值每增加1则RCH的输出频率增加约0.2%, 总调整范围为4~24MHz。 Flash中已保存了5组频率的校准值, 将Flash内的校准值读出并写入RCH_CR.TRIM即可获得精准的频率。 24M校准值地址: 0x00100C00 - 0x00100C01 22.12M校准值地址: 0x00100C02 - 0x00100C03 16M校准值地址: 0x00100C04 - 0x00100C05 8M校准值地址: 0x00100C06 - 0x00100C07 4M校准值地址: 0x00100C08 - 0x00100C09

5.5.5 XTH 控制寄存器 (XTH_CR)

偏移地址: 0x010

复位值: 0x00000022

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									Stable	Startup	xth_fsel	Driver			
									RO	RW	RW	RW			

位	标记	功能描述
31:7	Reserved	保留位
6	stable	外部高速时钟 XTH 稳定标志位。 1: 代表 XTH 已经稳定, 可以被内部电路使用。 0: 代表 XTH 未稳定, 不可以被内部电路使用。 注意: 为了增加系统可靠性, 在查询到该标志后, 需要软件延时 10ms 以上, 才可将系统时钟切换为 XTH。
5:4	Startup	外部高速时钟 XTH 稳定时间选择 00: 256个周期; 01: 1024个周期; 10: 4096个周期; 11: 16384个周期; 注: 强烈建议将 XTH 的稳定时间设置为 11。如果 XTH 稳定时间不足, 在进行时钟切换时或从深度休眠唤醒时, 系统不能稳定工作。
3:2	xth_fsel	外部晶振工作频率选择 11: 24M~32M 10: 16M~24M 01: 8M~16M 00: 4M~8M
1:0	Driver	外部晶振驱动能力选择 11: 最强驱动能力 10: 默认驱动能力 (推荐值) 01: 弱驱动能力 00: 最弱驱动能力 注: 需要根据晶振特性、负载电容以及电路板的寄生参数选择适当的驱动能力。驱动能力越大则功耗越大; 驱动能力越弱则功耗越小。

5.5.6 RCL 控制寄存器 (RCL_CR)

偏移地址: 0x014

复位值: 0x0000033Fh

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			Stable	Startup	TRIM										
			RO	RW	RW										

位	标记	功能描述
31:13	Reserved	保留位
12	stable	内部低速时钟 RCL 稳定标志位。 1: 代表 RCL 已经稳定, 可以被内部电路使用。 0: 代表 RCL 未稳定, 不可以被内部电路使用。
11:10	Startup	内部低速时钟 RCL 稳定时间选择 11: 256个周期; 10: 64个周期; 01: 16个周期; 00: 4个周期;
9:0	TRIM	内部低速时钟频率调整, Flash中保存了2组频率的校准值。 将Flash内的校准值读出并写入RCL_CR.TRIM即可获得精准的频率。 38.4K校准值地址: 0x00100C20 - 0x00100C21 32.768K校准值地址: 0x00100C22 - 0x00100C23

5.5.7 XTL 控制寄存器 (XTL_CR)

偏移地址: 0x018

复位值: 0x00000021

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									Stable	Startup	Amp_sel	Driver			
									RO	RW	RW	RW			

位	标记	功能描述
31:7	Reserved	
6	stable	外部低速晶振 XTL 稳定标志位。 1: 代表 XTL 已经稳定, 可以被内部电路使用。 0: 代表 XTL 未稳定, 不可以被内部电路使用。
5:4	Startup	外部低速晶振 XTL 稳定时间选择 00: 256 个周期; 01: 1024 个周期; 10: 4096 个周期; 11: 16384 个周期;
3:2	amp_sel	XTL晶振振荡幅度的调整。 11: 最大振幅 10: 较大振幅 (推荐值) 01: 正常振幅 00: 最小振幅
1:0	Driver	XTL晶振驱动能力选择 11: 最强驱动能力 10: 较强驱动能力 01: 一般驱动能力 (推荐值) 00: 最弱驱动能力 注: 需要根据晶振特性、负载电容以及电路板的寄生参数选择适当的驱动能力。 驱动能力越大则功耗越大; 驱动能力越弱则功耗越小。

5.5.8 PLL 控制寄存器 (PLL_CR)

偏移地址: 0x03C

复位值: 0x000010B0F

31	30	2	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													Stable	Startup	
													RO	RW	

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Stableopt	FRSEL	LFSEL	IBSEL	DIVN			FOSC			REFSEL					
RW	RW	RW	RW	RW			RW			RW					

位	标记	功能描述
31:19	Reserved	保留
18	Stable	PLL 稳定标志 0: PLL未稳定 1:PLL已经稳定
17:15	Startup	PLL 稳定时间选择 000: 128个PLL周期 001: 256个PLL周期 010: 512个PLL周期 011: 1024个PLL周期 100: 2048个PLL周期 101: 4096个PLL周期 110: 8192个PLL周期 111: 16384个PLL周期
14:13	FRSEL	PLL 输入频率选择, 根据PLL输入时钟的频率进行如下配置 00: 4M~6M 01: 6M~12M 10: 12M~20M 11: 20M~24M
12:11	LFSEL	PLL 滤波器控制位, 请保持默认值
10:9	IBSEL	PLL 偏置电流选择, 请保持默认值
8:5	DIVN	PLL 输出时钟的倍频系数, PLL输出频率与输入频率的倍数 输出频率 = DIVN*输入频率, DIVN 允许范围0X2~0XC
4:2	FOSC	PLL 输出频率范围选择, 根据PLL输出时钟频率进行如下配置 000: 8M~12M

		001: 12M~18M 010: 18M~24M 011: 24M~36M 1xx: 36M~48M
1:0	REFSEL	输入时钟选择 x0: XTH晶振生成的时钟 01: XTH从引脚PD00输入的时钟。(详见5.1.4) 11: RCH时钟

5.5.9 外围模块时钟控制寄存器（PERI_CLKEN）

复位值: 0x8080_0000

偏移地址: 0x020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FLASH	DIV	DMA	GPIO	AES	CRC	SWD	TICK	Res.		Trim	Res.		RNG	VC	ADC
RW	RW	RW	RW	RW	RW	RW	RW			RW			RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDT	PCA	OPA	Res.	TIM3	ADV TIM	Res.	BASE TIM	SPI1	SPI0	I2C1	I2C0	Res.		UART1	UART0
RW	RW	RW		RW	RW		RW	RW	RW	RW	RW			RW	RW

位	标记	功能描述
31	FLASH	FLASH 控制器模块时钟使能。关闭后 FLASH 配置寄存器不可写，FLASH 中的程序仍然可以运行。 1: 使能; 0: 关闭
30	DIV.	HDIV 模块时钟使能。 1: 使能; 0: 关闭
29	DMA	DMAC 模块时钟使能。 1: 使能; 0: 关闭
28	GPIO	GPIO 模块时钟使能。 1: 使能; 0: 关闭
27	AES	AES 模块时钟使能。 1: 使能; 0: 关闭
26	CRC	CRC 模块时钟使能。 1: 使能; 0: 关闭
25	SWD	SWD 模块时钟使能。 1: 使能; 0: 关闭
24	TICK	SYSTICK 控制寄存器时钟使能。 1: 使能; 0: 关闭
23: 22	Res.	保留位
21	TRIM	CLKTRIM 模块时钟使能。 1: 使能; 0: 关闭
20: 19	Res.	保留位
18	RNG	RNG 模块时钟使能。 1: 使能; 0: 关闭
17	VC	VC、LVD, 模块时钟使能。 1: 使能; 0: 关闭

16	ADC	ADC、BGR模块时钟使能。 1: 使能; 0: 关闭
15	WDT	WDT 模块时钟使能。 1: 使能; 0: 关闭
14	PCA	PCA 模块时钟使能。 1: 使能; 0: 关闭
13	OPA	OPA 模块时钟使能。 1: 使能; 0: 关闭
12	Res.	保留位
11	TIM3	TIM3 模块时钟使能。 1: 使能; 0: 关闭
10	ADVTIM	TIM456 模块时钟使能。 1: 使能; 0: 关闭
9	Res.	保留位
8	BASETIM	TIM012 模块时钟使能。 1: 使能; 0: 关闭
7	SPI1	SPI1 模块时钟使能。 1: 使能; 0: 关闭
6	SPI0	SPI0 模块时钟使能。 1: 使能; 0: 关闭
5	I2C1	I2C1 模块时钟使能。 1: 使能; 0: 关闭
4	I2C0	I2C0 模块时钟使能。 1: 使能; 0: 关闭
3:2	Res.	保留位
1	UART1	UART1 模块时钟使能。 1: 使能; 0: 关闭
0	UART0	UART0 模块时钟使能。 1: 使能; 0: 关闭

6 复位控制器（RESET）

6.1 复位控制器介绍

本产品具有 7 个复位信号来源，每个复位信号都可以让 CPU 重新运行，绝大多数寄存器会被复位到复位值，程序会从复位向量处开始执行。

- 数字区域上电掉电复位 POR
- 外部 Reset PAD，低电平为复位信号
- WDT 复位
- PCA 复位
- LVD 低电压复位
- Cortex-M0+ SYSRESETREQ 软件复位
- Cortex-M0+ LOCKUP 硬件复位

每个复位源由相应的复位标志进行指示。复位标志均由硬件置位，需要用户软件清零。

芯片复位时，如果查询到 Reset_flag.POR15V 或 Reset_flag.POR5V 为 1 则为上电复位。

上电复位时用户程序应当将寄存器 Reset_flag 清零，则下一次复位时可通过 Reset_flag 的相关比特判断复位来源。

下图描述各区域的复位来源。




图 6-1 复位来源示意图

6.1.1 上电下电复位 POR

本产品有两个供电区域：VCC 区域、VCAP 区域。所有的模拟模块及 IO 工作于 VCC

区域；其它模块工作于 VCAP 区域。

VCC 区域上电时，当 VCC 电压低于 POR 阈值电压时（典型值为 1.65V），会产生 POR5V 信号；VCC 区域下电时，当 VCC 电压低于 BOR 阈值电压时（典型值为 1.5V），会产生 POR5V 信号。

VCAP 区域上电时，当 VCAP 电压低于 POR 阈值电压时，会产生 POR15V 信号；VCAP 区域下电时，当 VCAP 电压低于 BOR 阈值电压时，会产生 POR15V 信号。

POR5V 信号和 POR15V 信号均会将芯片的寄存器复位到初始化状态。

6.1.2 外部复位引脚复位

当外部复位引脚检测到低电平时会产生一个系统复位。该复位引脚已内置上拉电阻，并集成了一个毛刺过滤电路。毛刺过滤电路会过滤小于 20uS（典型值）的毛刺信号，因此，加到复位引脚上的低电平信号必须大于 20uS，才能确保芯片可靠复位。

6.1.3 WDT 复位

看门狗复位，请参看 WDT 一章说明。

6.1.4 PCA 复位

PCA 复位，请参看 PCA 一章说明。

6.1.5 LVD 低电压复位

LVD 复位，请参考 LVD 一章说明。

6.1.6 Cortex-M0+ SYSRESETREQ 复位

Cortex-M0+ 软件复位

6.1.7 Cortex-M0+ LOCKUP 复位

当 Cortex-M0+ 遇到严重的异常时，它会将自己的 PC 指针停在当前地址处，并锁死自己，并在几个时钟周期延时之后复位整个 CORE 区域。

6.2 寄存器

6.2.1 复位标识寄存器 (RESET_FLAG)

复位值: 00000000_00000000_00000000_xxxxxx11b

地址: 0x4000201C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RSTB	sysreq	lockup	PCA	WDT	LVD	Por15	Por5v
								RW0	RW0	RW0	RW0	RW0	RW0	RW0	RW0

位	标记	功能描述
31:8	Reserved	保留位
7	RSTB	RESETB 端口复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生端口复位 0: 无端口复位发生 写 0 清除, 写 1 无效
6	Sysreq	Cortex-M0+ CPU 软件复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 Cortex-M0+ CPU 软件复位 0: 无 Cortex-M0+ CPU 软件复位发生 写 0 清除, 写 1 无效
5	Lockup	Cortex-M0+ CPU Lockup 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 Cortex-M0+ CPU Lockup 复位 0: 无 Cortex-M0+ CPU Lockup 复位发生 写 0 清除, 写 1 无效
4	PCA	PCA 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 PCA 复位 0: 无 PCA 复位发生 写 0 清除, 写 1 无效
3	WDT	WDT 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 WDT 复位 0: 无 WDT 复位发生 写 0 清除, 写 1 无效
2	LVD	LVD 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 LVD 复位

		<p>0: 无 LVD 复位发生 写 0 清除, 写 1 无效</p>
1	POR15V	<p>VCAP域复位标志 1: VCAP域发生复位 0: VCAP域无复位发生 写 0 清除, 写 1 无效</p>
0	POR5V	<p>VCC电源域复位标志 1: VCC电源域发生复位 0: VCC电源域无复位发生 写 0 清除, 写 1 无效</p>

6.2.2 外围模块复位控制寄存器 (PREI_RESET)

复位值: 0x7F7F6FFF

地址: 0x40002028

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DIV	DM A	GPI O	AES	CRC	SWD	TICK	Res.	Trim	Res.	RNG	VC	ADC		
	RW	RW	RW	RW	RW	RW	RW		RW		RW	RW	RW		

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	PCA	OPA	Res.	TIM 3	ADV TIM	Res.	BASE TIM	SPI1	SPIO	I2C1	I2C0	Res.	UART1	UART0	
	RW	RW		RW	RW		RW	RW	RW	RW	RW		RW	RW	

位	标记	功能描述
31	Res.	保留位
30	DIV	HDIV 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
29	DMA	DMAC 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
28	GPIO	GPIO 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
27	AES	AES 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
26	CRC	CRC 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
25	SWD	SWD 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
24	TICK	SYSTICK 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
23: 22	Res.	保留位
21	TRIM	CLKTRIM 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
20:19	Res.	保留位
18	RNG	RNG 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
17	VC	VC, LVD, 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
16	ADC	ADC 模块复位使能。 1: 正常工作; 0: 模块处于复位状态

15	Res.	保留位
14	PCA	PCA 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
13:11	OPA	OPA 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
12	Res.	保留位
11	TIM3	TIM3 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
10	ADVTIM	TIM456 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
9	Res.	保留位
8	BASETIM	TIM012 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
7	SPI1	SPI1 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
6	SPI0	SPI0 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
5	I2C1	I2C1 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
4	I2C0	I2C0 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
3:2	Res.	保留位
1	UART1	UART1 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
0	UART0	UART0 模块复位使能。 1: 正常工作; 0: 模块处于复位状态

7 中断控制器 (NVIC)

7.1 概述

Cortex-M0+ 处理器内置了嵌套向量中断控制器(NVIC),支持最多 32 个中断请求(IRQ)输入, 以及 1 个不可屏蔽中断 (NMI) 输入 (在本产品系统中并未使用)。另外, 处理器还支持多个内部异常。

每个异常源都有一个单独的异常编号, 每种异常类型都有对应的优先级, 有些异常的优先级是固定的, 而有些则是可编程的。具体如下表所示:

异常编号	异常类型	优先级	描述
1	复位	-3 (最高)	复位
2	NMI	-2	不可屏蔽中断 (在本系统中没有使用)
3	硬件错误	-1	错误处理异常
4-10	保留	NA	...
11	SVC	可编程	通过SVC指令调用管理程序
12-13	保留	NA	...
14	PendSV	可编程	系统服务的可挂起请求
15	SysTick	可编程	SysTick定时器
16	中断#0	可编程	外部中断#0
17	中断#1	可编程	外部中断#1
...
47	中断#31	可编程	外部中断#31

表 7-1 Cortex-M0+ 处理器中断一览

本章节只对处理器的 32 个外部中断请求 (中断#0 到中断#31) 做详细介绍, 处理器内部异常的具体情况可参考其他相关文档。同时, 本章节只讨论处理器内核中 NVIC 的中断处理机制, 外设模块自身的中断产生机制不在这里展开讨论。

7.2 中断优先级

每一个外部中断都对应一个优先级寄存器，每个优先级都是 2 位宽，并且使用中断优先级寄存器的最高两位，每个寄存器占 1 个字节（8 位）。在这个设定下，可以使用的优先级为 0x00（最高）、0x40、0x80 和 0xc0（最低）。

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
已使用		未使用，读出为 0					

图 7-1 只使用了高两位的优先级寄存器

如果处理器已经在运行另外一个中断处理，而新中断的优先级大于正在执行的，这时就会发生抢占。正在运行的中断处理会被暂停，转而执行新的中断，这个过程通常被称为中断嵌套。新的中断执行完毕后，之前的中断处理会继续执行，并且在其结束后返回到程序线程中。

如果处理器正在运行的另外一个中断处理的优先级相同或者更高，新的中断将会等待并且进入挂起状态。挂起的中断将会一直等到当前中断等级改变，例如，当前运行的中断处理完成返回后，当前优先级降低到了比挂起中断还要小。

如果两个中断同时发生，并且它们的优先级相同，中断编号较小的中断将会首先执行。例如，如果中断#0 和中断#1 使能且具有相同的优先级，在它们同时被触发时，中断#0 会首先执行。

7.3 中断向量表

当 Cortex-M0+ 处理器要处理中断服务请求时，它需要首先确定异常处理的起始地址，所需的信息叫做向量表，如图 7-2 所示。向量表存储在存储器空间的开始位置，包含了系统中可用异常（中断）的异常（中断）向量，以及主栈指针（MSP）的初始值。

存储器地址		异常编号
0x0000004C	中断#3向量	19
0x00000048	中断#2向量	18
0x00000044	中断#1向量	17
0x00000040	中断#0向量	16
0x0000003C	SysTick向量	15
0x00000038	PendSV向量	14
0x00000034	未使用	13
0x00000030	未使用	12
0x0000002C	SVC向量	11
0x00000028	未使用	10
0x00000024	未使用	9
0x00000020	未使用	8
0x0000001C	未使用	7
0x00000018	未使用	6
0x00000014	未使用	5
0x00000010	未使用	4
0x0000000C	硬件错误异常	3
0x00000008	NMI向量	2
0x00000004	复位向量	1
0x00000000	MSP初始值	0

图 7-2 中断向量表

其中，中断向量的存储顺序同中断编号一致，由于每个向量都是 1 个字（4 字节），中断向量的地址为中断编号乘 4，每个中断向量都是中断处理的起始地址。

7.4 中断输入和挂起行为

Cortex-M0+ 处理器的 NVIC 模块中，每一个中断输入都对应着一个挂起状态寄存器，且每个寄存器只有 1 位，用于保存中断请求，而不管这个请求有没有得到确认。当处理器开始处理这个中断时，硬件将会自动清除挂起状态位。

本系统的外设使用电平触发中断输出，当中断事件发生时，由于外设连接到了 NVIC 上，中断信号会得到确认。在处理器执行中断服务并且清除外设的中断信号以前，该信号会保持高电平。在 NVIC 内部，当检测到有中断发生时，该中断的挂起状态会被置位，当处理器接收该中断并且开始执行中断服务程序后，挂起状态就会被清除。该过程如图 7-3 所示：




图 7-3 中断激活和挂起状态

如果中断请求没有立即执行，并且在确认之前被软件清除了，这样处理器会忽略掉本次请求，并且不会执行中断处理。可以通过写 `NVIC_CLRPEND` 寄存器来清除中断挂起状态，这种处理在设置外设时非常有用，因为在设置以前，该外设可能已经产生了一个中断请求。

如果在软件清除挂起状态时，外设仍然保持着中断请求，挂起状态还会立即生成。该过程如图 7-4 所示：




图 7-4 中断挂起状态被清除然后被重新确认

如果外设产生的中断请求在异常处理时没有被清除，异常返回后挂起状态就会被又一次激活，这样中断服务程序会再次执行。该过程如图 7-5 所示：




图 7-5 中断退出时若中断请求保持高电平就会引起中断处理的再次执行

如果在终端服务程序执行的过程中产生外设中断请求，该请求会被当作新的中断请求，并且在本次中断退出后，还会引起中断服务程序的再次执行。该过程如图 7-6 所示：




图 7-6 中断处理中产生的中断挂起也可以被确认

7.5 中断等待

通常情况下，NVIC 的中断等待时间为 16 个周期。这个等待时间从中断确认的处理器时钟周期开始，一直到中断处理开始执行结束。计算中断等待需要具备以下前提：

- 该中断使能并且没有被 `SCS_PRIMASK` 或是其他正在执行的异常处理所屏蔽。
- 存储器系统没有任何等待状态，在中断处理、压栈、取向量或者中断处理开始时的取指都会用到总线传输，如果存储器系统需要等待，那么发生总线传输时产生的等待状态则可能使得中断延迟。

下面的几种情况可能会导致不同的中断等待：

- 中断的末尾连锁，如果中断返回时产生了另外一个中断请求，处理器就会跳过出栈和压栈过程，这样就减少了中断等待时间。
- 延迟到达，如果中断发生时，另外一个低优先级的中断正在进行压栈处理，由于延迟到达机制的存在，高优先级的中断会首先执行，这样也会导致高优先级中断的等待时间减小。

7.6 中断源

因为 Cortex-M0+ 处理器的 NVIC 支持最多 32 个外部中断，而在本系统中，外部中断源大于 32 个，所以部分外部中断复用在同一个 NVIC 中断输入上，其中 NMI（不可屏蔽中断）并没有使用。本系统所有外部中断源和 NVIC 中断输入的对应关系如下表所示：

NVIC中断输入	外部中断源	Active模式	Sleep模式	DeepSleep模式
中断#0	PORTA	v	v	v
中断#1	PORTB	v	v	v
中断#2	PORTC	v	v	v
中断#3	PORTD	v	v	v
中断#4	DMAC	v	v	-
中断#5	TIMER3	v	v	-
中断#6	UART0	v	v	-
中断#7	UART1	v	v	-
中断#8	-	-	-	-
中断#9	-	-	-	-
中断#10	SPI0	v	v	-
中断#11	SPI1	v	v	-
中断#12	I2C0	v	v	-
中断#13	I2C1	v	v	-
中断#14	TIM0	v	v	-
中断#15	TIM1	v	v	-
中断#16	TIM2	v	v	-
中断#17	-	-	-	-
中断#18	TIM4	v	v	-
中断#19	TIM5	v	v	-
中断#20	TIM6	v	v	-
中断#21	PCA	v	v	-
中断#22	WDT	v	v	v
中断#23	-	-	-	-
中断#24	ADC	v	v	-
中断#25	-	-	-	-
中断#26	VC0	v	v	v
中断#27	VC1	v	v	v
中断#28	LVD	v	v	v
中断#29	-	-	-	-
中断#30	FLASH/RAM	v	v	-

中断#31	CLKTRIM	v	v	v
-------	---------	---	---	---

表 7-2 外部中断与 NVIC 中断输入对应关系

注意：

- 由于某些模块中断被复用于同一个 IRQ 中断源，当 CPU 进入该中断操作时，必须先判断是哪个模块产生的中断，再进行相对应的中断操作。

7.7 中断结构图




图 7-7 中断结构图

本系统的中断结构框图如图 7-7 所示。需要注意几点：

- 外设中断源各自的中断使能没有在图中标出，这里只包括外设中断产生之后的中断信号逻辑框图。
- IRQ30 有 2 个外设中断输入复用，必须分别读取这 2 个外设的中断标志位来判定是哪个外设的中断。
- 如果外设中断源有高电平产生，无论 NVIC 中断使能寄存器 SCS_SETENA 置位与否，中断挂起寄存器 SCS_SEPEND 都会被置位，表示相应的外设中断源有中断产生。
- 只有中断使能寄存器 SCS_SETENA 置位，相应的中断 IRQ 才会给处理器相应，执

行相应的中断程序。

- 在中断程序中必须清除外设中断源高电平中断信号，中断挂起寄存器 SCS_SETPEND 由硬件自动清除。
- 中断优先级寄存器 SCS_IPR0- SCS_IPR7 设置了 32 个中断源的优先级，00 优先级最高，11 优先级最低。当优先级相同时，优先级由中断编号决定，编号越小优先级越高。

7.8 寄存器

基地址：0xE000 E000

寄存器	偏移地址	描述
SCS_SETENA	0x100	中断请求使能寄存器
SCS_CLRENA	0x180	中断请求清除使能寄存器
SCS_SETPEND	0x200	中断设置挂起寄存器
SCS_CLRPEND	0x280	中断清除挂起寄存器
SCS_IPR0	0x400	中断#0-中断#3优先级寄存器
SCS_IPR1	0x404	中断#4-中断#7优先级寄存器
SCS_IPR2	0x408	中断#8-中断#11优先级寄存器
SCS_IPR3	0x40C	中断#12-中断#15优先级寄存器
SCS_IPR4	0x410	中断#16-中断#19优先级寄存器
SCS_IPR5	0x414	中断#20-中断#23优先级寄存器
SCS_IPR6	0x418	中断#24-中断#27优先级寄存器
SCS_IPR7	0x41C	中断#28-中断#31优先级寄存器
SCS_PRIMASK	-	中断屏蔽特殊寄存器

7.8.1 中断使能设置寄存器 (SCS_SETENA)

偏移地址：0x100

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETENA[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETENA[15:0]															
RW															

位	标记	功能描述
31:0	SETENA [31:0]	设置使能中断#0到中断#31；写“1”置位，写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.2 中断使能清除寄存器 (SCS_CLRENA)

偏移地址: 0x180

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRENA															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRENA															
RW															

位	标记	描述
31:0	CLRENA	清除使能中断#0到中断#31; 写“1”清零, 写“0”无效

7.8.3 中断挂起状态设置寄存器 (SCS_SETPEND)

偏移地址: 0x200

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETPEND[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETPEND[15:0]															
RW															

位	标记	功能描述
31:0	SETPEND	设置中断#0到中断#31的挂起状态; 写“1”置位, 写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.4 中断挂起状态清除寄存器 (SCS_CLRPEND)

偏移地址: 0x280

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRPEND[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRPEND[15:0]															
RW															

位	标记	描述
31:0	CLRPEND	清除中断#0到中断#31的挂起状态; 写“1”清零, 写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.5 中断优先级寄存器 (SCS_IPR0)

偏移地址: 0x400

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR0[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR0[15:0]															
RW															

位	标记	功能描述
31:0	IPR0[31:0]	中断#0到中断#3的优先级: [31:30]: 中断#3 的优先级 [23:22]: 中断#2 的优先级 [15:14]: 中断#1 的优先级 [7:6]: 中断#0 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.6 中断优先级寄存器 (SCS_IPR1)

偏移地址: 0x404

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR1[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR1[15:0]															
RW															

位	标记	功能描述
31:0	IPR1[31:0]	中断#4到中断#7的优先级: [31:30]: 中断#7 的优先级 [23:22]: 中断#6 的优先级 [15:14]: 中断#5 的优先级 [7:6]: 中断#4 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.7 中断优先级寄存器 (SCS_IPR2)

偏移地址: 0x408

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR2[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR2[15:0]															
RW															

位	标记	功能描述
31:0	IPR2[31:0]	中断#8到中断#11的优先级; [31:30]: 中断#11 的优先级 [23:22]: 中断#10 的优先级 [15:14]: 中断#9 的优先级 [7:6]: 中断#8 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.8 中断优先级寄存器 (SCS_IPR3)

偏移地址: 0x40C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR3[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR3[15:0]															
RW															

位	标记	功能描述
31:0	IPR3[31:0]	中断#12到中断#15的优先级; [31:30]: 中断#15 的优先级 [23:22]: 中断#14 的优先级 [15:14]: 中断#13 的优先级 [7:6]: 中断#12 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.9 中断优先级寄存器 (SCS_IPR4)

偏移地址: 0x410

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR4[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR4[15:0]															
RW															

位	标记	功能描述
31:0	IPR4[31:0]	中断#16到中断#19的优先级; [31:30]: 中断#19 的优先级 [23:22]: 中断#18 的优先级 [15:14]: 中断#17 的优先级 [7:6]: 中断#16 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.10 中断优先级寄存器 (SCS_IPR5)

偏移地址: 0x414

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR5[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR5[15:0]															
RW															

位	标记	功能描述
31:0	IPR5[31:0]	中断#20到中断#23的优先级; [31:30]: 中断#23 的优先级 [23:22]: 中断#22 的优先级 [15:14]: 中断#21 的优先级 [7:6]: 中断#20 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.11 中断优先级寄存器 (SCS_IPR6)

偏移地址: 0x418

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR6[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR6[15:0]															
RW															

位	标记	功能描述
31:0	IPR6[31:0]	中断#24到中断#27的优先级; [31:30]: 中断#27 的优先级 [23:22]: 中断#26 的优先级 [15:14]: 中断#25 的优先级 [7:6]: 中断#24 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.12 中断优先级寄存器 (SCS_IPR7)

偏移地址: 0x41C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR7[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR7[15:0]															
RW															

位	标记	功能描述
31:0	IPR7[31:0]	中断#28到中断#31的优先级; [31:30]: 中断#31 的优先级 [23:22]: 中断#30 的优先级 [15:14]: 中断#29 的优先级 [7:6]: 中断#28 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.13 中断屏蔽特殊寄存器 (SCS_PRIMASK)

偏移地址: ---

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															PRIMASK
															RW

SCS_PRIMASK															
复位值: 0x0000_0000															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RESERVED															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESERVED															PRIMASK
RO															RW
BIT	符号	描述													
31:1	Reserved														
0	PRIMASK	置位后, 除了 NMI 和硬件错误异常外的其他中断都会被屏蔽掉 清零后, 所有异常和中断都不会被屏蔽掉 该特殊寄存器需要通过 MSR 和 MRS 特殊寄存器操作指令访问, 也可以用改变处理器状态指令 CPS 访问。在处理对时间敏感的应用时, 需要操作 PRIMASK 寄存器。													

7.9 软件基本操作

7.9.1 外部中断使能

在每一个外设模块内部都有各自的中断使能寄存器，在需要进行中断操作时，必须首先打开外设自己的中断使能。该使能位的操作没有在本章节讨论，请参考外设模块各自的章节描述。

7.9.2 NVIC 中断使能和清除使能

Cortex-M0+ 处理器支持最多 32 个中断源，每个中断源都对应有一个中断使能位和清零使能位。这样就有了 32 位的中断使能寄存器 `SCS_SETENA` 和 32 位的清零使能寄存器 `SCS_CLRENA`。如果想使能某一个中断，则对 `SCS_SETENA` 寄存器的相应位置 1。如果想清零某一个中断，则对 `SCS_CLRENA` 寄存器的相应位置 1。

注意，这里提到的中断使能仅仅是针对处理器 NVIC 而言的，每个外设的中断生成与否，是由外设的中断控制寄存器决定，与 `SCS_SETENA` 和 `SCS_CLRENA` 无关。

7.9.3 NVIC 中断挂起和清除挂起

如果一个中断发生了，却无法立即处理，这个中断请求将会被挂起。挂起状态保存在一个寄存器中，如果处理器的当前优先级还没有降低到可以处理挂起的请求，并且没有手动清除挂起状态，该状态将会一直保持合法。

当处理器开始进入中断处理，硬件会自动引起挂起状态的清除。

可以通过操作中断设置挂起 `SCS_SETPEND` 和中断清除挂起 `SCS_CLRPEND` 这两个寄存器来访问或修改中断挂起状态。中断挂起状态寄存器允许使用软件来触发中断。

7.9.4 NVIC 中断优先级

设置 `SCS_IPR0-SCS_IPR7` 寄存器决定 `SCS_IRQ0-SCS_IRQ32` 的优先级。中断优先级寄存器的编程应该在中断使能之前，其通常是在程序开始时完成的。应该避免在中断使能之后改变中断优先级，这种情况的结果不可预知，并且不被 Cortex-M0+ 处理器支持。

7.9.5 NVIC 中断屏蔽

有些对时间敏感的应用，需要在一段较短的时间内禁止所有中断，可以利用中断屏蔽寄存器 `SCS_PRIMASK` 实现。特殊寄存器 `SCS_PRIMASK` 只有 1 位有效，并且在复位后默认为 0。该寄存器为 0 时，所有的中断和异常都处于允许状态；而设为 1 后，只有 NMI（本系统不支持）和硬件错误异常处于使能。实际上，当 `SCS_PRIMASK` 设置为 1 后，处理器的当前优先级就降到了 0（可和值的最高优先级）。

可以通过多种方法编程 `SCS_PRIMASK` 寄存器，使用汇编语言，可以利用 `MSR` 指令在设置和清除 `SCS_PRIMASK` 寄存器。若使用 C 语言以及 CMSIS 设备驱动库，用户可以使用以下函数来设置和清除 `PRIMASK`。

```
void __enable_irq(void); //清除 PRIMASK  
void __disable_irq(void); //设置 PRIMASK
```

8 端口控制器（GPIO）

8.1 端口控制器简介

HC32F030 系列有 56 个数字通用输入输出端口 PA[15:0], PB[15:0], PC[15:0], PD[7:0]。模拟模块 ADC/VC/LVD 的输入输出信号、各功能模块（如 SPI, UART, I2C, Timer 等）的输入输出信号可以和数字通用输入输出端口复用。

每个端口都可以配置成内部上拉（pull up）/下拉（pull down）的输入,高阻输入（floating input），推挽输出（CMOS output），开漏输出（open drain output），两档驱动能力输出。数字端口被配置成模拟端口后，数字功能被隔离，不能输出数字“1”和“0”，CPU 读取端口输入值寄存器的结果为“0”。

每个数字端口被配置为输入时，都可以提供外部中断，中断类型可以配置成高电平触发、低电平触发、上升沿触发、下降沿触发 4 种，查询 Px_STAT[n]的中断标志位即可知道相应的中断触发端口。另外，每个数字端口的中断都可以把芯片从休眠模式/深度休眠模式唤醒到工作模式。

芯片复位后端口为高阻输入（floating input），目的是防止芯片被异常复位时对外部器件产生异常动作。但为了避免高阻输入而产生的漏电，用户应在芯片启动之后对端口进行相应的配置（配置成内部上拉/下拉输入或者输出）。

8.2 端口控制器主要特性

端口控制器支持以下特性：

- 端口输入值/输出值寄存器支持 FAST IO/AHB 总线读写
- 其他寄存器支持 AHB 总线接口读写
- 模拟功能引脚/数字通用引脚/数字功能引脚复用
- 支持上拉/下拉/两档驱动/开漏输出功能选择
- 支持工作模式/休眠模式/深度休眠模式下中断
- 支持高电平/低电平/上升沿/下降沿触发中断
- 支持位置位，位清零，位置位清零功能

注：FAST IO 介绍请参考 [ARM Cortex-M0+_IntegrationAndImplementationManual.pdf](#)。

8.3 端口控制器功能描述

8.3.1 端口配置功能

每一个端口都可以根据系统需求通过配置寄存器 (PxADS) 把端口配置成模拟端口或数字端口。当 PxADS 为 ‘1’ 时，端口配置成模拟端口，当 PxADS 为 ‘0’ 时，端口配置成数字端口。

端口电路结构如下图所示：




图 8-1 端口电路结构图

当端口配置为数字端口时，可以接受数字通用输入输出信号（设置 Px_SEL 寄存器为 ‘0’），也可以通过配置寄存器 Px_SEL 接受各功能模块（如 SPI，UART，I2C，Timer 等）的输入输出信号，详见端口数字复用功能模块。

还可以配置寄存器实现以下特性：

1) 内部上拉 (PxPU) / 下拉 (PxPD)

上拉寄存器 (PxPU)、下拉寄存器 (PxPD) 分别对应端口上拉使能和端口下拉使能，当对应位为 ‘1’ 时，设置对应位引脚上拉/下拉使能，为 ‘0’ 时，禁止对应位引脚上拉/下拉。

2) 两档驱动输出 (PxDR)

能够通过 PxDR 寄存器改变驱动能力，PxDR 为 ‘1’ 时为低驱动能力，PxDR 为 ‘0’ 时为高驱动能力。

3) 开漏输出 (PxOD)

通过 PxOD 寄存器设置管脚的输出状态。当 PxOD 为 ‘1’ 时，端口开漏输出使能，为 ‘0’ 时，端口推挽输出使能。开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能时，则需要上拉电阻。

4) 方向选择 (PxDIR)

用于设置端口引脚的方向。PxDIR 为 ‘0’ 的时候端口为输出，PxDIR 为 ‘1’ 的时候端口为输入。

5) 输入电平状态 (PxIN)

通过读取 PxIN 寄存器能够获得同步后的管脚电平，PxIN 为 ‘1’ 时为高电平，PxIN 为 ‘0’ 时为低电平。可通过 AHB/FAST IO 总线访问。

6) 输出高低电平选择 (PxOUT)

当端口引脚配置为输出时，如果 PxOUT 为 ‘1’，端口引脚输出为高电平，如果 PxOUT 为 ‘0’，则输出低电平。可通过 AHB/FAST IO 总线访问。

7) 位置位 (PxBSET)、位清零 (PxBCLR)、位置位清零 (PxBSETCLR)

位置位与位清零适用于在不改变其他位的值的情况下，对用户想要改变的位进行设置，得到相应的值。位置位是将对应的值设置为 ‘1’，位清零是将对应的值设置为 ‘0’。

注意：

- 以上特性在配置为模拟端口时无效。

端口的状态和寄存器配置的关系如下表:

IO 状态	IO 方向	PxADS	PxDIR	PxOUT	PxIN	PxBSET	PxBCLR	PxBSETCLR	PxPU	PxPD	PxOD	PxDR	Px_SEL
模拟	输入/输出	1	W	W	0	W	W	W	W	W	W	W	W
浮空	输入	0	1	W	X	W	W	W	0	0	W	W	0
下拉	输入	0	1	W	0	W	W	W	0	1	W	W	0
上拉	输入	0	1	W	1	W	W	W	1	0	W	W	0
上拉	输入	0	1	W	1	W	W	W	1	1	W	W	0
1	输入	0	1	W	1	W	W	W	W	W	W	W	0
0	输入	0	1	W	0	W	W	W	W	W	W	W	0
1	输出	0	0	1	1	0	0	0	W	W	0	W	0
0	输出	0	0	0	0	0	0	0	W	W	0	W	0
1	输出	0	0	W	1	1	0	0	W	W	0	W	0
0	输出	0	0	W	0	0	1	0	W	W	0	W	0
(SET)1	输出	0	0	W	(SET)1	0	0	1	W	W	0	W	0
(CLR)0	输出	0	0	W	(CLR)0	0	0	1	W	W	0	W	0
0	输出	0	0	0	0	0	0	0	W	W	1	W	0
Z	输出	0	0	1	X	0	0	0	0	0	1	W	0
0	输出	0	0	1	0	0	0	0	0	1	1	W	0
1	输出	0	0	1	1	0	0	0	1	0	1	W	0
1	输出	0	0	1	1	0	0	0	1	1	1	W	0

注: 0 - Logic low 1 - Logic high W - whatever 0 or 1 X - unknow state Z - high impedance

表 8-1 端口状态真值表

8.3.2 端口的写入

端口输入值/输出值寄存器 (PxIN/PxOUT) 支持 AHB 总线和 FAST IO 总线的读写 (通过寄存器 GPIO_CTRL2.ahb_sel 位控制), 对于其他的寄存器则只支持 AHB 总线的读写。对于这两种不同的总线, 系统时钟 (HCLK) 对这两种总线的处理周期并不相同。下面两幅图为对于两种总线端口翻转的最快时序:




图 8-2 AHB/FAST IO 总线端口随系统时钟的变化

(左为 FAST IO, 右为 AHB)

对于 AHB 总线, 每两个 HCLK 周期, IO 翻转一次, 而对于 FAST IO 总线, 每个 HCLK 周期, IO 翻转一次。

8.3.3 端口的读取

每一个端口可以通过读取 PxIN 寄存器来获得端口引脚电平。如图 8-1 所示，PxIN 寄存器的各个位与其前面的锁存器组成了一个同步器从而避免了系统时钟状态发生改变时在短时间内引脚电平变化而造成的信号不稳定，但是同时也引入了延迟。读取端口引脚数据的同步图如下：




图 8-3 读取端口引脚数据同步图

在系统时钟上升沿之后的时钟时期，管脚电平信号会锁存在内部寄存器，如阴影部分所示，在下一次系统时钟上升沿之后，稳定的管脚电平信号能够被读取。之后再系统时钟上升沿时，数据锁存到 PxIN 寄存器中。信号装换延迟 Tpd 为 1-2 个系统时钟。

注意：

- 未连接引脚的处理：

在使用过程中如果有未接引脚，为避免在其他数字输入使能模式时引脚没有确定的电平造成悬空消耗电流，推荐赋予引脚一个确定的电平，但未用引脚与 Vcc 或 GND 连接时，可能会在引脚偶然作为输出时出现冲击电流。

8.3.4 端口复用功能

端口数字复用是端口控制器的主要功能之一。通过配置寄存器，可以灵活的把端口配置成数字通用端口/数字功能端口。

如下表所示：Px_SEL 寄存器用于数字通用端口/数字功能端口切换，每一个端口都可以独立配置成系统所需的功能端口。

Px_SEL							
0	1	2	3	4	5	6	7
PA00	UART1_CTS		TIM0_ETR	VC0_OUT	TIM1_CHA	TIM3_ETR	TIM0_CHA
PA01	UART1_RTS		TIM0_CHB	TIM1_ETR	TIM1_CHB	HCLK_OUT	SPI1_MOSI
PA02	UART1_TXD	TIM0_CHA	VC1_OUT	TIM1_CHA	TIM2_CHA	PCLK_OUT	SPI1_MISO
PA03	UART1_RXD	TIM0_GATE	TIM1_CHB	TIM2_CHB	SPI1_CS	TIM3_CH1A	TIM5_CHA
PA04	SPI0_CS	UART1_TXD	PCA_CH4	TIM2_ETR	TIM5_CHA	LVD_OUT	TIM3_CH2B
PA05	SPI0_SCK	TIM0_ETR	PCA_ECI	TIM0_CHA	TIM5_CHB	XTL_OUT	XTH_OUT
PA06	SPI0_MISO	PCA_CH0	TIM3_BK	TIM1_CHA	VC0_OUT	TIM3_GATE	
PA07	SPI0_MOSI	PCA_CH1	HCLK_OUT	TIM3_CH0B	TIM2_CHA	VC1_OUT	TIM4_CHB
PA08	UART0_TXD	TIM3_CH0A			TIM1_GATE	TIM4_CHA	TIM3_BK
PA09	UART0_TXD	TIM3_CH1A	TIM0_BK	I2C0_SCL		HCLK_OUT	TIM5_CHA
PA10	UART0_RXD	TIM3_CH2A	TIM2_BK	I2C0_SDA	TIM2_GATE	PCLK_OUT	TIM6_CHA
PA11	UART0_CTS	TIM3_GATE	I2C1_SCL		VC0_OUT	SPI0_MISO	TIM4_CHB
PA12	UART0_RTS	TIM3_ETR	I2C1_SDA		VC1_OUT	SPI0_MOSI	
PA13	IR_OUT	UART0_RXD	LVD_OUT	TIM3_ETR			
PA14	UART1_TXD	UART0_TXD	TIM3_CH2A	LVD_OUT	RCH_OUT	RCL_OUT	PLL_OUT
PA15	SPI0_CS	UART1_RXD		TIM0_ETR	TIM0_CHA	TIM3_CH1A	
PB00	PCA_CH2	TIM3_CH1B		TIM5_CHB	RCH_OUT	RCL_OUT	PLL_OUT
PB01	PCA_CH3	PCLK_OUT	TIM3_CH2B	TIM6_CHB			
PB02		PCA_ECI		TIM4_CHA	TIM1_BK	TIM0_BK	TIM2_BK
PB03	SPI0_SCK	TIM0_CHB	TIM1_GATE	TIM3_CH0A		XTL_OUT	XTH_OUT
PB04	SPI0_MISO	PCA_CH0	TIM2_BK	UART0_CTS	TIM2_GATE	TIM3_CH0B	
PB05	SPI0_MOSI		TIM1_BK	PCA_CH1			UART0_RTS
PB06	I2C0_SCL	UART0_TXD	TIM1_CHB	TIM0_CHA		TIM3_CH0A	
PB07	I2C0_SDA	UART0_RXD	TIM2_CHB		TIM0_CHB		
PB08	I2C0_SCL	TIM1_CHA		TIM2_CHA	TIM0_GATE	TIM3_CH2A	UART0_TXD
PB09	I2C0_SDA	IR_OUT	SPI1_CS	TIM2_CHA		TIM2_CHB	UART0_RXD
PB10	I2C1_SCL	SPI1_SCK	TIM1_CHA		TIM3_CH1A		UART1_RTS
PB11	I2C1_SDA	TIM1_CHB		TIM2_GATE	TIM6_CHA		UART1_CTS
PB12	SPI1_CS	TIM3_BK		TIM0_BK			TIM6_CHA
PB13	SPI1_SCK	I2C1_SCL	TIM3_CH0B		TIM1_CHA	TIM1_GATE	TIM6_CHB
PB14	SPI1_MISO	I2C1_SDA	TIM3_CH1B	TIM0_CHA			TIM1_BK

PB15	SPI1_MOSI	TIM3_CH2B	TIM0_CHB	TIM0_GATE			
PC00			UART1_CTS				
PC01		TIM5_CHB	UART1_RTS				
PC02	SPI1_MISO						
PC03	SPI1_MOSI						
PC04		TIM2_ETR	IR_OUT				
PC05		TIM6_CHB	PCA_CH4				
PC06	PCA_CH0	TIM4_CHA	TIM2_CHA				
PC07	PCA_CH1	TIM5_CHA	TIM2_CHB				
PC08	PCA_CH2	TIM6_CHA	TIM2_ETR				
PC09	PCA_CH3	TIM4_CHB	TIM1_ETR				
PC10			PCA_CH2				
PC11			PCA_CH3				
PC12			PCA_CH4				
PC13			TIM3_CH1B				
PC14							
PC15							
PD00	I2C0_SDA		UART1_TXD				
PD01	I2C0_SCL	TIM4_CHB	UART1_RXD				
PD02	PCA_ECI		TIM1_ETR				
PD03							
PD04							
PD05							
PD06	I2C1_SCL		UART0_CTS				
PD07	I2C1_SDA		UART0_RTS				

表 8-2 端口复用表

8.3.5 端口中断功能

每一个数字通用端口都可以由外部信号源产生中断，外部信号源可以是高电平/低电平/上升沿/下降沿 4 种类型的信号，分别对应的中断使能寄存器为高电平中断使能寄存器（PxHIE）/低电平中断使能寄存器（PxLIE）/上升沿中断使能寄存器（PxRIE）/下降沿中断使能寄存器（PxHIE）。当中断触发时，通过查询中断状态寄存器（Px_STAT）就可以判断是哪一个端口触发了中断，通过清零中断清除寄存器（Px_ICLR）就可以清除对应的中断状态标志位。

8.4 端口配置操作流程

8.4.1 端口复用配置为模拟端口操作流程

- a) 设置寄存器 PxADS[n]为 1

8.4.2 端口复用配置为数字通用端口操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 0
- c) 设置寄存器 PxDIR[n]为 1: 端口方向为输入, CPU 可以读取端口的状态 PxIN[n]。
- d) 设置寄存器 PxDIR[n]为 0: 端口方向为输出
- e) 设置寄存器 PxOUT[n]为 1: 端口输出高电平
- f) 设置寄存器 PxOUT[n]为 0: 端口输出低电平

8.4.3 端口复用配置为数字功能端口操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 1~7 (根据系统需求, 参考端口复用表)
- c) 设置寄存器 PxDIR[n] (根据系统需求)
- d) 设置寄存器 PxPU[n]/PxPD[n]/PxOD[n] (根据系统需求)

8.4.4 端口复用配置为调试测试端口操作流程

参考测试调试相关章节。

8.4.5 端口复用配置为红外输出信号操作流程

端口 PA13, PB09, PC04 可以把频率为 38K 的内部时钟信号调制成红外信号输出。

- a) 设置寄存器 PAADS[13]/PBADS[9]/PCADS[4]为 0
- b) 设置寄存器 PA13_SEL = 1/PB09_SEL = 2/PC04_SEL = 3
- c) 设置寄存器 PADIR[13] = 0/PBDIR[9] = 0/PCDIR[4] = 0: 端口方向为输出
- d) 设置寄存器 GPIO_CTRL1 的 bit14 选择红外信号输出极性
- e) 设置寄存器 PAOUT[13]/PBOUT[9]/PCOUT[4]门控红外信号的输出

8.4.6 端口高电平中断操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 0
- c) 设置寄存器 PxDIR[n]为 1
- d) 设置寄存器 Px_HIE[n]为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT[n]
- f) 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]

8.4.7 端口低电平中断操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 0
- c) 设置寄存器 PxDIR[n]为 1
- d) 设置寄存器 Px_LIE[n]为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT[n]
- f) 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]

8.4.8 端口上升沿中断操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 0
- c) 设置寄存器 PxDIR[n]为 1
- d) 设置寄存器 Px_RIE[n]为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT[n]
- f) 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]

8.4.9 端口下降沿中断操作流程

- a) 设置寄存器 PxADS[n]为 0
- b) 设置寄存器 Px_SEL 为 0
- c) 设置寄存器 PxDIR[n]为 1

- d) 设置寄存器 Px_FIE[n]为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT[n]
- f) 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]

8.4.10 端口上拉使能配置操作流程

- a) 设置寄存器 PxPU[n]为 1

8.4.11 端口下拉使能配置操作流程

- a) 设置寄存器 PxPU[n]为 0
- b) 设置寄存器 PxPD[n]为 1

注：当 PxPU[n],PxPD[n]同时置 1 时，PxPU[n]优先级高，PxPD[n]无效。

8.4.12 端口增强驱动配置操作流程

- a) 设置寄存器 PxDR[n]为 0

8.4.13 端口开漏输出配置操作流程

- a) 设置寄存器 PxOD[n]为 1

8.4.14 端口位置位操作流程

- a) 设置寄存器 PxBSET[n]为 1

8.4.15 端口位清零操作流程

- a) 设置寄存器 PxBCLR[n]为 1

8.4.16 端口位置位清零操作流程

- a) 设置寄存器 PxBSETCLR[n]为 1

8.5 端口控制器寄存器描述

寄存器列表

基地址：0x40020C00

偏移量	寄存器名称	访问	寄存器描述
0x00	PA00_SEL	RW	端口 PA00 功能配置寄存器
0x04	PA01_SEL	RW	端口 PA01 功能配置寄存器
0x08	PA02_SEL	RW	端口 PA02 功能配置寄存器
0x0c	PA03_SEL	RW	端口 PA03 功能配置寄存器
0x10	PA04_SEL	RW	端口 PA04 功能配置寄存器
0x14	PA05_SEL	RW	端口 PA05 功能配置寄存器
0x18	PA06_SEL	RW	端口 PA06 功能配置寄存器
0x1c	PA07_SEL	RW	端口 PA07 功能配置寄存器
0x20	PA08_SEL	RW	端口 PA08 功能配置寄存器
0x24	PA09_SEL	RW	端口 PA09 功能配置寄存器
0x28	PA10_SEL	RW	端口 PA10 功能配置寄存器
0x2c	PA11_SEL	RW	端口 PA11 功能配置寄存器
0x30	PA12_SEL	RW	端口 PA12 功能配置寄存器
0x34	PA13_SEL	RW	端口 PA13 功能配置寄存器
0x38	PA14_SEL	RW	端口 PA14 功能配置寄存器
0x3c	PA15_SEL	RW	端口 PA15 功能配置寄存器
0x40	PB00_SEL	RW	端口 PB00 功能配置寄存器
0x44	PB01_SEL	RW	端口 PB01 功能配置寄存器
0x48	PB02_SEL	RW	端口 PB02 功能配置寄存器
0x4c	PB03_SEL	RW	端口 PB03 功能配置寄存器
0x50	PB04_SEL	RW	端口 PB04 功能配置寄存器
0x54	PB05_SEL	RW	端口 PB05 功能配置寄存器
0x58	PB06_SEL	RW	端口 PB06 功能配置寄存器
0x5c	PB07_SEL	RW	端口 PB07 功能配置寄存器
0x60	PB08_SEL	RW	端口 PB08 功能配置寄存器
0x64	PB09_SEL	RW	端口 PB09 功能配置寄存器
0x68	PB10_SEL	RW	端口 PB10 功能配置寄存器
0x6c	PB11_SEL	RW	端口 PB11 功能配置寄存器
0x70	PB12_SEL	RW	端口 PB12 功能配置寄存器
0x74	PB13_SEL	RW	端口 PB13 功能配置寄存器
0x78	PB14_SEL	RW	端口 PB14 功能配置寄存器
0x7c	PB15_SEL	RW	端口 PB15 功能配置寄存器
0x80	PC00_SEL	RW	端口 PC00 功能配置寄存器
0x84	PC01_SEL	RW	端口 PC01 功能配置寄存器
0x88	PC02_SEL	RW	端口 PC02 功能配置寄存器
0x8c	PC03_SEL	RW	端口 PC03 功能配置寄存器

0x90	PC04_SEL	RW	端口 PC04 功能配置寄存器
0x94	PC05_SEL	RW	端口 PC05 功能配置寄存器
0x98	PC06_SEL	RW	端口 PC06 功能配置寄存器
0x9c	PC07_SEL	RW	端口 PC07 功能配置寄存器
0xa0	PC08_SEL	RW	端口 PC08 功能配置寄存器
0xa4	PC09_SEL	RW	端口 PC09 功能配置寄存器
0xa8	PC10_SEL	RW	端口 PC10 功能配置寄存器
0xac	PC11_SEL	RW	端口 PC11 功能配置寄存器
0xb0	PC12_SEL	RW	端口 PC12 功能配置寄存器
0xb4	PC13_SEL	RW	端口 PC13 功能配置寄存器
0xb8	PC14_SEL	RW	端口 PC14 功能配置寄存器
0xbc	PC15_SEL	RW	端口 PC15 功能配置寄存器
0xc0	PD00_SEL	RW	端口 PD00 功能配置寄存器
0xc4	PD01_SEL	RW	端口 PD01 功能配置寄存器
0xc8	PD02_SEL	RW	端口 PD02 功能配置寄存器
0xcc	PD03_SEL	RW	端口 PD03 功能配置寄存器
0xd0	PD04_SEL	RW	端口 PD04 功能配置寄存器
0xd4	PD05_SEL	RW	端口 PD05 功能配置寄存器
0xd8	PD06_SEL	RW	端口 PD06 功能配置寄存器
0xdc	PD07_SEL	RW	端口 PD07 功能配置寄存器
0x100	PADIR	RW	端口 PA 输入输出配置寄存器
0x104	PAIN	RO	端口 PA 输入值寄存器
0x108	PAOUT	RW	端口 PA 输出值配置寄存器
0x10c	PAADS	RW	端口 PA 数模配置寄存器
0x110	PABSET	RW	端口 PA 位置位寄存器
0x114	PABCLR	RW	端口 PA 位清零寄存器
0x118	PABSETCLR	RW	端口 PA 位置位清零寄存器
0x11c	PADR	RW	端口 PA 驱动能力配置寄存器
0x120	PAPU	RW	端口 PA 上拉使能配置寄存器
0x124	PAPD	RW	端口 PA 下拉使能配置寄存器
0x12c	PAOD	RW	端口 PA 开漏输出配置寄存器
0x130	PAHIE	RW	端口 PA 高电平中断使能配置寄存器
0x134	PALIE	RW	端口 PA 低电平中断使能配置寄存器
0x138	PARIE	RW	端口 PA 上升沿中断使能配置寄存器
0x13c	PAFIE	RW	端口 PA 下降沿中断使能配置寄存器
0x200	PA_STAT	RO	端口 PA 中断状态寄存器
0x210	PA_ICLR	RW	端口 PA 中断清除寄存器
0x140	PBDIR	RW	端口 PB 输入输出配置寄存器
0x144	PBIN	RO	端口 PB 输入值寄存器
0x148	PBOUT	RW	端口 PB 输出值配置寄存器
0x14c	PBADS	RW	端口 PB 数模配置寄存器

0x150	PBBSET	RW	端口 PB 位置位寄存器
0x154	PBBCLR	RW	端口 PB 位清零寄存器
0x158	PBBSETCLR	RW	端口 PB 位置位清零寄存器
0x15c	PBDR	RW	端口 PB 驱动能力配置寄存器
0x160	PBPU	RW	端口 PB 上拉使能配置寄存器
0x164	PBPD	RW	端口 PB 下拉使能配置寄存器
0x16c	PBOD	RW	端口 PB 开漏输出配置寄存器
0x170	PBHIE	RW	端口 PB 高电平中断使能配置寄存器
0x174	PBLIE	RW	端口 PB 低电平中断使能配置寄存器
0x178	PBRIE	RW	端口 PB 上升沿中断使能配置寄存器
0x17c	PBFIE	RW	端口 PB 下降沿中断使能配置寄存器
0x240	PB_STAT	RO	端口 PB 中断状态寄存器
0x250	PB_ICLR	RW	端口 PB 中断清除寄存器
0x180	PCDIR	RW	端口 PC 输入输出配置寄存器
0x184	PCIN	RO	端口 PC 输入值寄存器
0x188	PCOUT	RW	端口 PC 输出值配置寄存器
0x18c	PCADS	RW	端口 PC 数模配置寄存器
0x190	PCBSET	RW	端口 PC 位置位寄存器
0x194	PCBCLR	RW	端口 PC 位清零寄存器
0x198	PCBSETCLR	RW	端口 PC 位置位清零寄存器
0x19c	PCDR	RW	端口 PC 驱动能力配置寄存器
0x1a0	PCPU	RW	端口 PC 上拉使能配置寄存器
0x1a4	PCPD	RW	端口 PC 下拉使能配置寄存器
0x1ac	PCOD	RW	端口 PC 开漏输出配置寄存器
0x1b0	PCHIE	RW	端口 PC 高电平中断使能配置寄存器
0x1b4	PCLIE	RW	端口 PC 低电平中断使能配置寄存器
0x1b8	PCRIE	RW	端口 PC 上升沿中断使能配置寄存器
0x1bc	PCFIE	RW	端口 PC 下降沿中断使能配置寄存器
0x280	PC_STAT	RO	端口 PC 中断状态寄存器
0x290	PC_ICLR	RW	端口 PC 中断清除寄存器
0x1c0	PDDIR	RW	端口 PD 输入输出配置寄存器
0x1c4	PDIN	RO	端口 PD 输入值寄存器
0x1c8	PDOUT	RW	端口 PD 输出值配置寄存器
0x1cc	PDADS	RW	端口 PD 数模配置寄存器
0x1d0	PDBSET	RW	端口 PD 位置位寄存器
0x1d4	PDBCLR	RW	端口 PD 位清零寄存器
0x1d8	PDBSETCLR	RW	端口 PD 位置位清零寄存器
0x1dc	PDDR	RW	端口 PD 驱动能力配置寄存器
0x1e0	PDPU	RW	端口 PD 上拉使能配置寄存器
0x1e4	PDPD	RW	端口 PD 下拉使能配置寄存器
0x1ec	PDOD	RW	端口 PD 开漏输出配置寄存器

0x1f0	PDHIE	RW	端口 PD 高电平中断使能配置寄存器
0x1f4	PDLIE	RW	端口 PD 低电平中断使能配置寄存器
0x1f8	PDRIE	RW	端口 PD 上升沿中断使能配置寄存器
0x1fc	PDFIE	RW	端口 PD 下降沿中断使能配置寄存器
0x2c0	PD_STAT	RO	端口 PD 中断状态寄存器
0x2d0	PD_ICLR	RW	端口 PD 中断清除寄存器
0x304	GPIO_CTRL1	RW	端口辅助功能配置寄存器 1
0x308	GPIO_CTRL2	RW	端口辅助功能配置寄存器 2
0x30c	GPIO_TIMGS	RW	端口辅助功能定时器门控选择
0x310	GPIO_TIMES	RW	端口辅助功能定时器ETR选择
0x314	GPIO_TIMCPS	RW	端口辅助功能定时器捕获输入选择
0x318	GPIO_PCAS	RW	端口辅助功能PCA捕获选择

8.5.1 端口 PA

8.5.1.1 端口 PA00 功能配置寄存器 (PA00_SEL)

地址偏移量: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PA00_SEL	
Reserved														RW	

位	标记	功能描述
31:3	Reserved	保留
2:0	PA00_SEL	端口PA00功能选择. 000 ---- GPIO PA00 001 ---- UART1_CTS UART1模块CTS信号 010 ---- Reserved Reserved 011 ---- TIM0_ETR Timer0模块外部时钟输入信号 100 ---- VC0_OUT VC0模块输出/反向输出信号 101 ---- TIM1_CHA Timer1模块通道A信号 110 ---- TIM3_ETR Timer3模块外部时钟输入信号 111 ---- TIM0_CHA Timer0模块通道A信号

8.5.1.2 端口 PA01 功能配置寄存器 (PA01_SEL)

地址偏移量: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA01_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA01_SEL	端口PA01功能选择. 000 ---- GPIO PA01 001 ---- UART1_RTS UART1模块RTS信号 010 ---- Reserved Reserved 011 ---- TIM0_CHB Timer0模块通道B信号 100 ---- TIM1_ETR Timer1模块外部时钟输入信号 101 ---- TIM1_CHB Timer1模块通道B信号 110 ---- HCLK_OUT AHB总线时钟输出信号 111 ---- SPI1_MOSI SPI1模块主机输出从机输入数据信号

8.5.1.3 端口 PA02 功能配置寄存器 (PA02_SEL)

地址偏移量: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved-													PA02_SEL		
Reserved-													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA02_SEL	端口PA02功能选择. 000 ---- GPIO PA02 001 ---- UART1_TXD UART1模块TXD信号 010 ---- TIM0_CHA Timer0模块通道A信号 011 ---- VC1_OUT VC1模块输出/反向输出信号 100 ---- TIM1_CHA Timer1模块通道A信号 101 ---- TIM2_CHA Timer2模块通道A信号 110 ---- PCLK_OUT APB总线时钟输出信号 111 ---- SPI1_MISO SPI1模块主机输入从机输出数据信号

8.5.1.4 端口 PA03 功能配置寄存器 (PA03_SEL)

地址偏移量: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA03_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA03_SEL	端口PA03功能选择. 000 ---- GPIO PA03 001 ---- UART1_RXD UART1模块RXD信号 010 ---- TIM0_GATE Timer0模块门控信号 011 ---- TIM1_CHB Timer1模块通道B信号 100 ---- TIM2_CHB Timer2模块通道B信号 101 ---- SPI1_CS SPI1 模块主机模式片选信号 110 ---- TIM3_CH1A Timer3模块通道1A信号 111 ---- TIM5_CHA Timer6模块通道1A信号

8.5.1.5 端口 PA04 功能配置寄存器 (PA04_SEL)

地址偏移量: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA04_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA04_SEL	端口PA04功能选择. 000 ---- GPIO PA04 001 ---- SPI0_CS SPI0模块主机模式片选信号 010 ---- UART1_TXD UART1模块TXD信号 011 ---- PCA_CH4 PCA模块通道4捕获/比较信号 100 ---- TIM2_ETR Timer2模块外部时钟输入信号 101 ---- TIM5_CHA Timer6模块通道1A信号 110 ---- LVD_OUT LVD模块输出信号 111 ---- TIM3_CH2B Timer3模块通道2B信号

8.5.1.6 端口 PA05 功能配置寄存器 (PA05_SEL)

地址偏移量: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA05_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA05_SEL	端口PA05功能选择. 000 ---- GPIO PA05 001 ---- SPI0_SCK SPI0模块时钟信号 010 ---- TIM0_ETR Timer0模块外部时钟输入信号 011 ---- PCA_ECI PCA模块外部时钟输入信号 100 ---- TIM0_CHA Timer0模块通道A信号 101 ---- TIM5_CHB Timer6模块通道1B信号 110 ---- XTL_OUT 外部32K晶振输出信号 111 ---- XTH_OUT 外部32M晶振输出信号

8.5.1.7 端口 PA06 功能配置寄存器 (PA06_SEL)

地址偏移量: 0x18

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA06_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA06_SEL	端口PA06功能选择. 000 ---- GPIO PA06 001 ---- SPI0_MISO SPI0模块主机输入从机输出数据信号 010 ---- PCA_CH0 PCA模块通道0捕获/比较信号 011 ---- TIM3_BK Timer3模块刹车信号 100 ---- TIM1_CHA Timer1模块通道A信号 101 ---- VC0_OUT VC0模块输出/反向输出信号 110 ---- TIM3_GATE Timer3模块门控信号 111 ---- Reserved Reserved

8.5.1.8 端口 PA07 功能配置寄存器 (PA07_SEL)

地址偏移量: 0x1C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA07_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA07_SEL	端口PA07功能选择. 000 ---- GPIO PA07 001 ---- SPI0_MOSI SPI0模块主机输出从机输入数据信号 010 ---- PCA_CH1 PCA模块通道1捕获/比较信号 011 ---- HCLK_OUT AHB总线时钟输出信号 100 ---- TIM3_CH0B Timer3模块通道0B信号 101 ---- TIM2_CHA Timer2模块通道A信号 110 ---- VC1_OUT VC1模块输出/反向输出信号 111 ---- TIM4_CHB Timer6模块通道0B信号

8.5.1.9 端口 PA08 功能配置寄存器 (PA08_SEL)

地址偏移量: 0x20

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA08_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA08_SEL	端口PA08功能选择. 000 ---- GPIO PA08 001 ---- UART0_TXD UART0模块TXD信号 010 ---- TIM3_CH0A Timer3模块通道0A信号 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- TIM1_GATE Timer1模块门控信号 110 ---- TIM4_CHA Timer6模块通道0A信号 111 ---- TIM3_BK Timer3模块刹车信号

8.5.1.10 端口 PA09 功能配置寄存器 (PA09_SEL)

地址偏移量: 0x24

复位值: 0x0000 0000



位	标记	功能描述
31:3	Reserved	保留
2:0	PA09_SEL	端口PA09功能选择. 000 ---- GPIO PA09 001 ---- UART0_TXD UART0模块TXD信号 010 ---- TIM3_CH1A Timer3模块通道1A信号 011 ---- TIM0_BK Timer0模块刹车信号 100 ---- I2C0_SCL I2C0模块时钟信号 101 ---- Reserved Reserved 110 ---- HCLK_OUT AHB总线时钟输出信号 111 ---- TIM5_CHA Timer6模块通道1A信号

8.5.1.11 端口 PA10 功能配置寄存器 (PA10_SEL)

地址偏移量: 0x28

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA10_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA10_SEL	端口PA10功能选择. 000 ---- GPIO PA10 001 ---- UART0_RXD UART0模块RXD信号 010 ---- TIM3_CH2A Timer3模块通道2A信号 011 ---- TIM2_BK Timer2模块刹车信号 100 ---- I2C0_SDA I2C0模块数据信号 101 ---- TIM2_GATE Timer2模块门控信号 110 ---- PCLK_OUT APB总线时钟输出信号 111 ---- TIM6_CHA Timer6模块通道2A信号

8.5.1.12 端口 PA11 功能配置寄存器 (PA11_SEL)

地址偏移量: 0x2C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA11_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA11_SEL	端口PA11功能选择. 000 ---- GPIO PA11 001 ---- UART0_CTS UART0模块CTS信号 010 ---- TIM3_GATE Timer3模块门控信号 011 ---- I2C1_SCL I2C1模块时钟信号 100 ---- Reserved Reserved 101 ---- VC0_OUT VC0模块输出/反向输出信号 110 ---- SPI0_MISO SPI0模块主机输入从机输出数据信号 111 ---- TIM4_CHB Timer6模块通道0B信号

8.5.1.13 端口 PA12 功能配置寄存器 (PA12_SEL)

地址偏移量: 0x30

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA12_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA12_SEL	端口PA12功能选择. 000 ---- GPIO PA12 001 ---- UART0_RTS UART0模块RTS信号 010 ---- TIM3_ETR Timer3模块外部时钟输入信号 011 ---- I2C1_SDA I2C1模块数据信号 100 ---- Reserved Reserved 101 ---- VC1_OUT VC1模块输出/反向输出信号 110 ---- SPI0_MOSI SPI0模块主机输出从机输入数据信号 111 ---- Reserved Reserved

8.5.1.14 端口 PA13 功能配置寄存器 (PA13_SEL)

地址偏移量: 0x34

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA13_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA13_SEL	端口PA13功能选择. 000 ---- GPIO PA13 001 ---- IR_OUT 红外输出信号 010 ---- UART0_RXD UART0模块RXD信号 011 ---- LVD_OUT LVD模块输出信号 100 ---- TIM3_ETR Timer3模块外部时钟输入信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.1.15 端口 PA14 功能配置寄存器 (PA14_SEL)

地址偏移量: 0x38

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA14_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA14_SEL	端口PA14功能选择. 000 ---- GPIO PA14 001 ---- UART1_TXD UART1模块TXD信号 010 ---- UART0_TXD UART0模块TXD信号 011 ---- TIM3_CH2A Timer3模块通道2A信号 100 ---- LVD_OUT LVD模块输出信号 101 ---- RCH_OUT 内部24M RC时钟输出信号 110 ---- RCL_OUT 内部38K RC时钟输出信号 111 ---- PLL_OUT 内部PLL时钟输出信号

8.5.1.16 端口 PA15 功能配置寄存器 (PA15_SEL)

地址偏移量: 0x3C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PA15_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PA15_SEL	端口PA15功能选择. 000 ---- GPIO PA15 001 ---- SPI0_CS SPI0模块主机模式片选信号 010 ---- UART1_RXD UART1模块RXD信号 011 ---- Reserved Reserved 100 ---- TIM0_ETR Timer0模块外部时钟输入信号 101 ---- TIM0_CHA Timer0模块通道A信号 110 ---- TIM3_CH1A Timer3模块通道1A信号 111 ---- Reserved Reserved

8.5.1.17 端口 PA 输入输出配置寄存器 (PADIR)

地址偏移量: 0x100

复位值: 0xffff ffff


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PADIR[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PADIR	端口PA输入输出配置寄存器 (对应PA15-PA00) 1: 配置成输入 0: 配置成输出 注: 每个 bit 对应一个端口, 例如: PADIR[15]对应端口 PA15

8.5.1.18 端口 PA 输入值寄存器 (PAIN)

地址偏移量: 0x104

复位值: NA




位	标记	功能描述
31:16	Reserved	保留
15:0	PAIN	端口PA输入值寄存器 (对应PA15-PA00) 1: 输入为高电平 0: 输入为低电平

8.5.1.19 端口 PA 输出值配置寄存器 (PAOUT)

地址偏移量: 0x108

复位值: NA



位	标记	功能描述
31:16	Reserved	保留
15:0	PAOUT	端口PA输出值配置寄存器 (对应PA15-PA00) 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。

8.5.1.20 端口 PA 数模配置寄存器 (PAADS)

地址偏移量: 0x10C

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PAADS[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PAADS	端口PA数模配置寄存器 (对应PA15-PA00) 1: 配置为模拟端口 0: 配置为数字端口

8.5.1.21 端口 PA 位置位寄存器 (PABSET)

地址偏移量: 0x110

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PABSET	端口PA位置位寄存器 (对应PA15-PA00) 1: 置位 0: 保持

8.5.1.22 端口 PA 位清零寄存器 (PABCLR)

地址偏移量: 0x114

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PABCLR	端口PA位清零寄存器 (对应PA15-PA00) 1: 清零 0: 保持

8.5.1.23 端口 PA 位置位清零寄存器 (PABSETCLR)

地址偏移量: 0x118

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

PABSET[15:0]															
W1															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PABCLR[15:0]															
W1															

位	标记	功能描述
31:16	PABSET	端口PA位置位寄存器 (对应PA15-PA00) 1: 置位 0: 保持
15:0	PABCLR	端口PA位清零寄存器 (对应PA15-PA00) 1: 清零 0: 保持


注意:

- PABSET 和 PABCLR 相同位同时置 1 时, PABCLR 具有高优先级。即该端口被清零。

8.5.1.24 端口 PA 驱动能力配置寄存器 (PADR)

地址偏移量: 0x11C

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PADR	端口PA驱动能力配置寄存器 (对应PA15-PA00) 1: 低驱动能力 0: 高驱动能力

8.5.1.25 端口 PA 上拉使能配置寄存器 (PAPU)

地址偏移量: 0x120

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PAPU	端口PA上拉使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.26 端口 PA 下拉使能配置寄存器 (PAPD)

地址偏移量: 0x124

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PAPD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PAPD	端口PA下拉使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.27 端口 PA 开漏输出配置寄存器 (PAOD)

地址偏移量: 0x12C

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PAOD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PAOD	端口PA开漏输出配置寄存器 (对应PA15-PA00) 1: 将端口输出方式设置为开漏输出 0: 将端口输出方式设置为推挽输出

8.5.1.28 端口 PA 高电平中断使能配置寄存器 (PAHIE)

地址偏移量: 0x130

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PAHIE	端口PA高电平中断使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.29 端口 PA 低电平中断使能配置寄存器 (PALIE)

地址偏移量: 0x134

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PALIE[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PALIE	端口PA低电平中断使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.30 端口 PA 上升沿中断使能配置寄存器 (PARIE)

地址偏移量: 0x138

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PARIE	端口PA上升沿中断使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.31 端口 PA 下降沿中断使能配置寄存器 (PAFIE)

地址偏移量: 0x13C

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PAFIE[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--


RW															
----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	标记	功能描述
31:16	Reserved	保留
15:0	PAFIE	端口PA下降沿中断使能配置寄存器 (对应PA15-PA00) 1: 使能 0: 禁止

8.5.1.32 端口 PA 中断状态寄存器 (PA_STAT)

地址偏移量: 0x200

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PA_STAT	端口PA中断状态寄存器 (对应PA15-PA00) 1: 中断触发 0: 无中断触发

8.5.1.33 端口 PA 中断清除寄存器 (PA_ICLR)

地址偏移量: 0x210

复位值: 0xffff ffff



位	标记	功能描述
31:16	Reserved	保留
15:0	PA_ICLR	端口PA中断清除寄存器 (对应PA15-PA00) 1: 保留中断标志位 0: 清除中断标志位

8.5.2 端口 PB

8.5.2.1 端口 PB00 功能配置寄存器 (PB00_SEL)

地址偏移量: 0x40

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB00_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB00_SEL	端口PB00功能选择. 000 ---- GPIO PB00 001 ---- PCA_CH2 PCA模块通道2捕获/比较信号 010 ---- TIM3_CH1B Timer3模块通道1B信号 011 ---- Reserved Reserved 100 ---- TIM5_CHB Timer6模块通道1B信号 101 ---- RCH_OUT 内部24M RC时钟输出信号 110 ---- RCL_OUT 内部38K RC时钟输出信号 111 ---- PLL_OUT 内部PLL时钟输出信号

8.5.2.2 端口 PB01 功能配置寄存器 (PB01_SEL)

地址偏移量: 0x44

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB01_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB01_SEL	端口PB01功能选择. 000 ---- GPIO PB01 001 ---- PCA_CH3 PCA模块通道3捕获/比较信号 010 ---- PCLK_OUT APB总线时钟输出信号 011 ---- TIM3_CH2B Timer3模块通道2B信号 100 ---- TIM6_CHB Timer6模块通道2B信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.2.3 端口 PB02 功能配置寄存器 (PB02_SEL)

地址偏移量: 0x48

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB02_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB02_SEL	端口PB02功能选择. 000 ---- GPIO PB02 001 ---- Reserved Reserved 010 ---- PCA_ECI PCA模块外部时钟输入信号 011 ---- Reserved Reserved 100 ---- TIM4_CHA Timer6模块通道0A信号 101 ---- TIM1_BK Timer1模块刹车信号 110 ---- TIM0_BK Timer0模块刹车信号 111 ---- TIM2_BK Timer2模块刹车信号

8.5.2.4 端口 PB03 功能配置寄存器 (PB03_SEL)

地址偏移量: 0x4C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB03_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB03_SEL	端口PB03功能选择. 000 ---- GPIO PB03 001 ---- SPI0_SCK SPI0模块时钟信号 010 ---- TIM0_CHB Timer0模块通道B信号 011 ---- TIM1_GATE Timer1模块门控信号 100 ---- TIM3_CH0A Timer3模块通道0A信号 101 ---- Reserved Reserved 110 ---- XTL_OUT 外部32K晶振输出信号 111 ---- XTH_OUT 外部32M晶振输出信号

8.5.2.5 端口 PB04 功能配置寄存器 (PB04_SEL)

地址偏移量: 0x50

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB04_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB04_SEL	端口PB04功能选择. 000 ---- GPIO PB04 001 ---- SPI0_MISO SPI0模块主机输入从机输出数据信号 010 ---- PCA_CH0 PCA模块通道0捕获/比较信号 011 ---- TIM2_BK Timer2模块刹车信号 100 ---- UART0_CTS UART0模块CTS信号 101 ---- TIM2_GATE Timer2模块门控信号 110 ---- TIM3_CH0B Timer3模块通道0B信号 111 ---- Reserved Reserved

8.5.2.6 端口 PB05 功能配置寄存器 (PB05_SEL)

地址偏移量: 0x54

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB05_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB05_SEL	端口PB05功能选择. 000 ---- GPIO PB05 001 ---- SPI0_MOSI SPI0模块主机输出从机输入数据信号 010 ---- Reserved Reserved 011 ---- TIM1_BK Timer1模块刹车信号 100 ---- PCA_CH1 PCA模块通道1捕获/比较信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- UART0_RTS UART0模块RTS信号

8.5.2.7 端口 PB06 功能配置寄存器 (PB06_SEL)

地址偏移量: 0x58

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB06_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB06_SEL	端口PB06功能选择. 000 ---- GPIO PB06 001 ---- I2C0_SCL I2C0模块时钟信号 010 ---- UART0_TXD UART0模块TXD信号 011 ---- TIM1_CHB Timer1模块通道B信号 100 ---- TIM0_CHA Timer0模块通道A信号 101 ---- Reserved Reserved 110 ---- TIM3_CH0A Timer3模块通道0A信号 111 ---- Reserved Reserved

8.5.2.8 端口 PB07 功能配置寄存器 (PB07_SEL)

地址偏移量: 0x5C

复位值: 0x0000 0000



位	标记	功能描述
31:3	Reserved	保留
2:0	PB07_SEL	端口PB07功能选择. 000 ---- GPIO PB07 001 ---- I2C0_SDA I2C0模块数据信号 010 ---- UART0_RXD UART0模块RXD信号 011 ---- TIM2_CHB Timer2模块通道B信号 100 ---- Reserved Reserved 101 ---- TIM0_CHB Timer0模块通道B信号 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.2.9 端口 PB08 功能配置寄存器 (PB08_SEL)

地址偏移量: 0x60

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB08_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB08_SEL	端口PB08功能选择. 000 ---- GPIO PB08 001 ---- I2C0_SCL I2C0模块时钟信号 010 ---- TIM1_CHA Timer1模块通道A信号 011 ---- Reserved Reserved 100 ---- TIM2_CHA Timer2模块通道A信号 101 ---- TIM0_GATE Timer0模块门控信号 110 ---- TIM3_CH2A Timer3模块通道2A信号 111 ---- UART0_TXD UART0模块TXD信号

8.5.2.10 端口 PB09 功能配置寄存器 (PB09_SEL)

地址偏移量: 0x64

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB09_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB09_SEL	端口PB09功能选择. 000 ---- GPIO PB09 001 ---- I2C0_SDA I2C0模块数据信号 010 ---- IR_OUT 红外输出信号 011 ---- SPI1_CS SPI1模块主机模式片选信号 100 ---- TIM2_CHA Timer2模块通道A信号 101 ---- Reserved Reserved 110 ---- TIM2_CHB Timer2模块通道B信号 111 ---- UART0_RXD UART0模块RXD信号

8.5.2.11 端口 PB10 功能配置寄存器 (PB10_SEL)

地址偏移量: 0x68

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB10_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB10_SEL	端口PB10功能选择. 000 ---- GPIO PB10 001 ---- I2C1_SCL I2C1模块时钟信号 010 ---- SPI1_SCK SPI1模块时钟信号 011 ---- TIM1_CHA Timer1模块通道A信号 100 ---- Reserved Reserved 101 ---- TIM3_CH1A Timer3模块通道1A信号 110 ---- Reserved Reserved 111 ---- UART1_RTS UART1模块RTS信号

8.5.2.12 端口 PB11 功能配置寄存器 (PB11_SEL)

地址偏移量: 0x6C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB11_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB11_SEL	端口PB11功能选择. 000 ---- GPIO PB11 001 ---- I2C1_SDA I2C1模块数据信号 010 ---- TIM1_CHB Timer1模块通道B信号 011 ---- Reserved Reserved 100 ---- TIM2_GATE Timer2模块门控信号 101 ---- TIM6_CHA Timer6模块通道2A信号 110 ---- Reserved Reserved 111 ---- UART1_CTS UART1模块CTS信号

8.5.2.13 端口 PB12 功能配置寄存器 (PB12_SEL)

地址偏移量: 0x70

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB12_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB12_SEL	端口PB12功能选择. 000 ---- GPIO PB12 001 ---- SPI1_CS SPI1模块主机模式片选信号 010 ---- TIM3_BK Timer3模块刹车信号 011 ---- Reserved Reserved 100 ---- TIM0_BK Timer0模块刹车信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- TIM6_CHA Timer6模块通道2A信号

8.5.2.14 端口 PB13 功能配置寄存器 (PB13_SEL)

地址偏移量: 0x74

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB13_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB13_SEL	端口PB13功能选择. 000 ---- GPIO PB13 001 ---- SPI1_SCK SPI1 模块时钟信号 010 ---- I2C1_SCL I2C1 模块时钟信号 011 ---- TIM3_CH0B Timer3 模块通道0B信号 100 ---- Reserved Reserved 101 ---- TIM1_CHA Timer1 模块通道A信号 110 ---- TIM1_GATE Timer1 模块门控信号 111 ---- TIM6_CHB Timer6 模块通道2B信号

8.5.2.15 端口 PB14 功能配置寄存器 (PB14_SEL)

地址偏移量: 0x78

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB14_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB14_SEL	端口PB14功能选择. 000 ---- GPIO PB14 001 ---- SPI1_MISO SPI1模块主机输入从机输出数据信号 010 ---- I2C1_SDA I2C1模块数据信号 011 ---- TIM3_CH1B Timer3模块通道1B信号 100 ---- TIM0_CHA Timer0模块通道A信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- TIM1_BK Timer1模块刹车信号

8.5.2.16 端口 PB15 功能配置寄存器 (PB15_SEL)

地址偏移量: 0x7C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PB15_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PB15_SEL	端口PB15功能选择. 000 ---- GPIO PB15 001 ---- SPI1_MOSI SPI1模块主机输出从机输入数据信号 010 ---- TIM3_CH2B Timer3模块通道2B信号 011 ---- TIM0_CHB Timer0模块通道B信号 100 ---- TIM0_GATE Timer0模块门控信号 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.2.17 端口 PB 输入输出配置寄存器 (PBDIR)

地址偏移量: 0x140

复位值: 0xffff ffff




位	标记	功能描述
31:16	Reserved	保留
15:0	PBDIR	端口PB输入输出配置寄存器 (对应PB15-PB00) 1: 配置成输入 0: 配置成输出 注: 每个 bit 对应一个端口, 例如: PBDIR[15]对应端口 PB15

8.5.2.18 端口 PB 输入值寄存器 (PBIN)

地址偏移量: 0x144

复位值: NA



位	标记	功能描述
31:16	Reserved	保留
15:0	PBIN	端口PB输入值寄存器 (对应PB15-PB00) 1: 输入为高电平 0: 输入为低电平

8.5.2.19 端口 PB 输出值配置寄存器 (PBOUT)

地址偏移量: 0x148

复位值: NA


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBOUT[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBOUT	端口PB输出值配置寄存器 (对应PB15-PB00) 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。

8.5.2.20 端口 PB 数模配置寄存器 (PBADS)

地址偏移量: 0x14C

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PBADS	端口PB数模配置寄存器 (对应PB15-PB00) 1: 配置为模拟端口 0: 配置为数字端口

8.5.2.21 端口 PB 位置位寄存器 (PBBSET)

地址偏移量: 0x150

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PBBSET	端口PB位置位寄存器 (对应PB15-PB00) 1: 置位 0: 保持

8.5.2.22 端口 PB 位清零寄存器 (PBBCLR)

地址偏移量: 0x154

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PBBCLR	端口PB位清零寄存器 (对应PB15-PB00) 1: 清零 0: 保持

8.5.2.23 端口 PB 位置位清零寄存器 (PBBSETCLR)

地址偏移量: 0x158

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

PBBSET[15:0]															
W1															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PBBCLR[15:0]															
W1															

位	标记	功能描述
31:16	PBBSET	端口PB位置位寄存器 (对应PB15-PB00) 1: 置位 0: 保持
15:0	PBBCLR	端口PB位清零寄存器 (对应PB15-PB00) 1: 清零 0: 保持


注意:

- PBBSET 和 PBBCLR 相同位同时置 1 时, PBBCLR 具有高优先级。即该端口被清零。

8.5.2.24 端口 PB 驱动能力配置寄存器 (PBDR)

地址偏移量: 0x15C

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PBDR	端口PB驱动能力配置寄存器 (对应PB15-PB00) 1: 低驱动能力 0: 高驱动能力

8.5.2.25 端口 PB 上拉使能配置寄存器 (PBPU)

地址偏移量: 0x160

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PBPU	端口PB上拉使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.26 端口 PB 下拉使能配置寄存器 (PBPD)

地址偏移量: 0x164

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBPD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBPD	端口PB下拉使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.27 端口 PB 开漏输出配置寄存器 (PBOD)

地址偏移量: 0x16C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBOD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBOD	端口PB开漏输出配置寄存器 (对应PB15-PB00) 1: 将端口输出方式设置为开漏输出 0: 将端口输出方式设置为推挽输出

8.5.2.28 端口 PB 高电平中断使能配置寄存器 (PBHIE)

地址偏移量: 0x170

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBHIE[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBHIE	端口PB高电平中断使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.29 端口 PB 低电平中断使能配置寄存器 (PBLIE)

地址偏移量: 0x174

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBLIE[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBLIE	端口PB低电平中断使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.30 端口 PB 上升沿中断使能配置寄存器 (PBRIE)

地址偏移量: 0x178

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PBRIE	端口PB上升沿中断使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.31 端口 PB 下降沿中断使能配置寄存器 (PBFIE)

地址偏移量: 0x17C

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PBFIE[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PBFIE	端口PB下降沿中断使能配置寄存器 (对应PB15-PB00) 1: 使能 0: 禁止

8.5.2.32 端口 PB 中断状态寄存器 (PB_STAT)

地址偏移量: 0x240

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PB_STAT	端口PB中断状态寄存器 (对应PB15-PB00) 1: 中断触发 0: 无中断触发

8.5.2.33 端口 PB 中断清除寄存器 (PB_ICLR)

地址偏移量: 0x250

复位值: 0xffff ffff



位	标记	功能描述
31:16	Reserved	保留
15:0	PB_ICLR	端口PB中断清除寄存器 (对应PB15-PB00) 1: 保留中断标志位 0: 清除中断标志位

8.5.3 端口 PC

8.5.3.1 端口 PC00 功能配置寄存器 (PC00_SEL)

地址偏移量: 0x80

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC00_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC00_SEL	端口PC00功能选择. 000 ---- GPIO PC00 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- UART1_CTS UART1模块CTS信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.2 端口 PC01 功能配置寄存器 (PC01_SEL)

地址偏移量: 0x84

复位值: 0x0000 0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														PC01_SEL		
														RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC01_SEL	端口PC01功能选择. 000 ---- GPIO PC01 001 ---- Reserved Reserved 010 ---- TIM5_CHB Timer6模块通道1B信号 011 ---- UART1_RTS UART1模块RTS信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.3 端口 PC02 功能配置寄存器 (PC02_SEL)

地址偏移量: 0x88

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC02_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC02_SEL	端口PC02功能选择. 000 ---- GPIO PC02 001 ---- SPI1_MISO SPI1模块主机输入从机输出数据信号 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.4 端口 PC03 功能配置寄存器 (PC03_SEL)

地址偏移量: 0x8C

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC03_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC03_SEL	端口PC03功能选择. 000 ---- GPIO PC03 001 ---- SPI1_MOSI SPI1模块主机输出从机输入数据信号 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.5 端口 PC04 功能配置寄存器 (PC04_SEL)

地址偏移量: 0x90

复位值: 0x0000 0000



位	标记	功能描述
31:3	Reserved	保留
2:0	PC04_SEL	端口PC04功能选择. 000 ---- GPIO PC04 001 ---- Reserved Reserved 010 ---- TIM2_ETR Timer2模块外部时钟输入信号 011 ---- IR_OUT 红外输出信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.6 端口 PC05 功能配置寄存器 (PC05_SEL)

地址偏移量: 0x94

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC05_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC05_SEL	端口PC05功能选择. 000 ---- GPIO PC05 001 ---- Reserved Reserved 010 ---- TIM6_CHB Timer6模块通道2B信号 011 ---- PCA_CH4 PCA模块通道4捕获/比较信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.7 端口 PC06 功能配置寄存器 (PC06_SEL)

地址偏移量: 0x98

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC06_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC06_SEL	端口PC06功能选择. 000 ---- GPIO PC06 001 ---- PCA_CH0 PCA模块通道0捕获/比较信号 010 ---- TIM4_CHA Timer6模块通道0A信号 011 ---- TIM2_CHA Timer2模块通道A信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.8 端口 PC07 功能配置寄存器 (PC07_SEL)

地址偏移量: 0x9C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC07_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC07_SEL	端口PC07功能选择. 000 ---- GPIO PC07 001 ---- PCA_CH1 PCA模块通道1捕获/比较信号 010 ---- TIM5_CHA Timer6模块通道1A信号 011 ---- TIM2_CHB Timer2模块通道B信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.9 端口 PC08 功能配置寄存器 (PC08_SEL)

地址偏移量: 0xA0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC08_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC08_SEL	端口PC08功能选择. 000 ---- GPIO PC08 001 ---- PCA_CH2 PCA模块通道2捕获/比较信号 010 ---- TIM6_CHA Timer6模块通道2A信号 011 ---- TIM2_ETR Timer2模块外部时钟输入信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.10 端口 PC09 功能配置寄存器 (PC09_SEL)

地址偏移量: 0xA4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC09_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC09_SEL	端口PC09功能选择. 000 ---- GPIO PC09 001 ---- PCA_CH3 PCA模块通道3捕获/比较信号 010 ---- TIM4_CHB Timer6模块通道0B信号 011 ---- TIM1_ETR Timer1模块外部时钟输入信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.11 端口 PC10 功能配置寄存器 (PC10_SEL)

地址偏移量: 0xA8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC10_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC10_SEL	端口PC10功能选择. 000 ---- GPIO PC10 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- PCA_CH2 PCA模块通道2捕获/比较信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.12 端口 PC11 功能配置寄存器 (PC11_SEL)

地址偏移量: 0xAC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC11_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC11_SEL	端口PC11功能选择. 000 ---- GPIO PC11 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- PCA_CH3 PCA模块通道3捕获/比较信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.13 端口 PC12 功能配置寄存器 (PC12_SEL)

地址偏移量: 0xB0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC12_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC12_SEL	端口PC12功能选择. 000 ---- GPIO PC12 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- PCA_CH4 PCA模块通道4捕获/比较信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.14 端口 PC13 功能配置寄存器 (PC13_SEL)

地址偏移量: 0xB4

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved													PC13_SEL		
													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC13_SEL	端口PC13功能选择. 000 ---- GPIO PC13 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- TIM3_CH1B Timer3模块通道1B信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.15 端口 PC14 功能配置寄存器 (PC14_SEL)

地址偏移量: 0xB8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC14_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC14_SEL	端口PC14功能选择. 000 ---- GPIO PC14 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.16 端口 PC15 功能配置寄存器 (PC15_SEL)

地址偏移量: 0xBC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PC15_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PC15_SEL	端口PC15功能选择. 000 ---- GPIO PC15 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.3.17 端口 PC 输入输出配置寄存器 (PCDIR)

地址偏移量: 0x180

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCDIR[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PCDIR	端口PC输入输出配置寄存器 (对应PC15-PC00) 1: 配置成输入 0: 配置成输出 注: 每个 bit 对应一个端口, 例如: PCDIR[15]对应端口 PC15

8.5.3.18 端口 PC 输入值寄存器 (PCIN)

地址偏移量: 0x184

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCIN[15:0]															
RO															

位	标记	功能描述
31:16	Reserved	保留
15:0	PCIN	端口PC输入值寄存器 (对应PC15-PC00) 1: 输入为高电平 0: 输入为低电平

8.5.3.19 端口 PC 输出值配置寄存器 (PCOUT)

地址偏移量: 0x188

复位值: NA


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCOUT[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PCOUT	端口PC输出值配置寄存器 (对应PC15-PC00) 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。

8.5.3.20 端口 PC 数模配置寄存器 (PCADS)

地址偏移量: 0x18C

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PCADS	端口PC数模配置寄存器 (对应PC15-PC00) 1: 配置为模拟端口 0: 配置为数字端口

8.5.3.21 端口 PC 位置位寄存器 (PCBSET)

地址偏移量: 0x190

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PCBSET	端口PC位置位寄存器 (对应PC15-PC00) 1: 置位 0: 保持

8.5.3.22 端口 PC 位清零寄存器 (PCBCLR)

地址偏移量: 0x194

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PCBCLR	端口PC位清零寄存器 (对应PC15-PC00) 1: 清零 0: 保持

8.5.3.23 端口 PC 位置位清零寄存器 (PCBSETCLR)

地址偏移量: 0x198

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

PCBSET[15:0]															
W1															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PCBCLR[15:0]															
W1															

位	标记	功能描述
31:16	PCBSET	端口PC位置位寄存器 (对应PC15-PC00) 1: 置位 0: 保持
15:0	PCBCLR	端口PC位清零寄存器 (对应PC15-PC00) 1: 清零 0: 保持


注意:

- PCBSET 和 PCBCLR 相同位同时置 1 时, PCBCLR 具有高优先级。即该端口被清零。

8.5.3.24 端口 PC 驱动能力配置寄存器 (PCDR)

地址偏移量: 0x19C

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PCDR	端口PC驱动能力配置寄存器 (对应PC15-PC00) 1: 低驱动能力 0: 高驱动能力

8.5.3.25 端口 PC 上拉使能配置寄存器 (PCPU)

地址偏移量: 0x1A0

复位值: 0x0000 0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCPU[15:0]																
RW																

位	标记	功能描述
31:16	Reserved	保留
15:0	PCPU	端口PC上拉使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.26 端口 PC 下拉使能配置寄存器 (PCPD)

地址偏移量: 0x1A4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCPD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PCPD	端口PC下拉使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.27 端口 PC 开漏输出配置寄存器 (PCOD)

地址偏移量: 0x1AC

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PCOD[15:0]															
RW															

位	标记	功能描述
31:16	Reserved	保留
15:0	PCOD	端口PC开漏输出配置寄存器 (对应PC15-PC00) 1: 将端口输出方式设置为开漏输出 0: 将端口输出方式设置为推挽输出

8.5.3.28 端口 PC 高电平中断使能配置寄存器 (PCHIE)

地址偏移量: 0x1B0

复位值: 0x0000 0000




位	标记	功能描述
31:16	Reserved	保留
15:0	PCHIE	端口PC高电平中断使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.29 端口 PC 低电平中断使能配置寄存器 (PCLIE)

地址偏移量: 0x1B4

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PCLIE	端口PC低电平中断使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.30 端口 PC 上升沿中断使能配置寄存器 (PCRIE)

地址偏移量: 0x1B8

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PCRIE[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--


RW															
----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	标记	功能描述
31:16	Reserved	保留
15:0	PCRIE	端口PC上升沿中断使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.31 端口 PC 下降沿中断使能配置寄存器 (PCFIE)

地址偏移量: 0x1BC

复位值: 0x0000 0000



位	标记	功能描述
31:16	Reserved	保留
15:0	PCFIE	端口PC下降沿中断使能配置寄存器 (对应PC15-PC00) 1: 使能 0: 禁止

8.5.3.32 端口 PC 中断状态寄存器 (PC_STAT)

地址偏移量: 0x280

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PC_STAT[15:0]															
---------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--


RO															
----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	标记	功能描述
31:16	Reserved	保留
15:0	PC_STAT	端口PC中断状态寄存器 (对应PC15-PC00) 1: 中断触发 0: 无中断触发

8.5.3.33 端口 PC 中断清除寄存器 (PC_ICLR)

地址偏移量: 0x290

复位值: 0xffff ffff



位	标记	功能描述
31:16	Reserved	保留
15:0	PC_ICLR	端口PC中断清除寄存器 (对应PC15-PC00) 1: 保留中断标志位 0: 清除中断标志位

8.5.4 端口 PD

8.5.4.1 端口 PD00 功能配置寄存器 (PD00_SEL)

地址偏移量: 0xC0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD00_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD00_SEL	端口PD00功能选择. 000 ---- GPIO PD00 001 ---- I2C0_SDA I2C0模块数据信号 010 ---- Reserved Reserved 011 ---- UART1_TXD UART1模块TXD信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.2 端口 PD01 功能配置寄存器 (PD01_SEL)

地址偏移量: 0xC4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD01_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD01_SEL	端口PD01功能选择. 000 ---- GPIO PD01 001 ---- I2C0_SCL I2C0模块时钟信号 010 ---- TIM4_CHB Timer6模块通道0B信号 011 ---- UART1_RXD UART1模块RXD信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.3 端口 PD02 功能配置寄存器 (PD02_SEL)

地址偏移量: 0xC8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD02_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD02_SEL	端口PD02功能选择. 000 ---- GPIO PD02 001 ---- PCA_ECI PCA模块外部时钟输入信号 010 ---- Reserved Reserved 011 ---- TIM1_ETR Timer1模块外部时钟输入信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.4 端口 PD03 功能配置寄存器 (PD03_SEL)

地址偏移量: 0xCC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD03_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD03_SEL	端口PD03功能选择. 000 ---- GPIO PD03 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.5 端口 PD04 功能配置寄存器 (PD04_SEL)

地址偏移量: 0xD0

复位值: 0x0000 0000


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD04_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD04_SEL	端口PD04功能选择. 000 ---- GPIO PD04 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.6 端口 PD05 功能配置寄存器 (PD05_SEL)

地址偏移量: 0xD4

复位值: 0x0000 0000



位	标记	功能描述
31:3	Reserved	保留
2:0	PD05_SEL	端口PD05功能选择. 000 ---- GPIO PD05 001 ---- Reserved Reserved 010 ---- Reserved Reserved 011 ---- Reserved Reserved 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.7 端口 PD06 功能配置寄存器 (PD06_SEL)

地址偏移量: 0xD8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD06_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD06_SEL	端口PD06功能选择. 000 ---- GPIO PD06 001 ---- I2C1_SCL I2C1模块时钟信号 010 ---- Reserved Reserved 011 ---- UART0_CTS UART0模块CTS信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.8 端口 PD07 功能配置寄存器 (PD07_SEL)

地址偏移量: 0xDC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PD07_SEL		
Reserved													RW		

位	标记	功能描述
31:3	Reserved	保留
2:0	PD07_SEL	端口PD07功能选择. 000 ---- GPIO PD07 001 ---- I2C1_SDA I2C1模块数据信号 010 ---- Reserved Reserved 011 ---- UART0_RTS UART0模块RTS信号 100 ---- Reserved Reserved 101 ---- Reserved Reserved 110 ---- Reserved Reserved 111 ---- Reserved Reserved

8.5.4.9 端口 PD 输入输出配置寄存器 (PDDIR)

地址偏移量: 0x1C0

复位值: 0xffff ffff

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									PDDIR[7:0]							
									RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDDIR	端口PD[7:0]输入输出配置寄存器 (对应PD07-PD00) 1: 配置成输入 0: 配置成输出 注: 每个 bit 对应一个端口, 例如: PDDIR[7]对应端口 PD07

8.5.4.10 端口 PD 输入值寄存器 (PDIN)

地址偏移量: 0x1C4

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDIN[7:0]							
								RO							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDIN	端口PD[7:0] 输入值寄存器 (对应PD07-PD00) 1: 输入为高电平 0: 输入为低电平

8.5.4.11 端口 PD 输出值配置寄存器 (PDOUT)

地址偏移量: 0x1C8

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDOUT[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDOUT	端口PD[7:0] 输出值配置寄存器 (对应PD07-PD00) 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。

8.5.4.12 端口 PD 数模配置寄存器 (PDADS)

地址偏移量: 0x1CC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDADS[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDADS	端口PD[7:0] 数模配置寄存器 (对应PD07-PD00) 1: 配置为模拟端口 0: 配置为数字端口

8.5.4.13 端口 PD 位置位寄存器 (PDBSET)

地址偏移量: 0x1D0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDBSET[7:0]							
								W1							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDBSET	端口PD位置位寄存器 (对应PD07-PD00) 1: 置位 0: 保持

8.5.4.14 端口 PD 位清零寄存器 (PDBCLR)

地址偏移量: 0x1D4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDBCLR[7:0]							
								W1							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDBCLR	端口PD位清零寄存器 (对应PD07-PD00) 1: 清零 0: 保持

8.5.4.15 端口 PD 位置位清零寄存器 (PDBSETCLR)

地址偏移量: 0x1D8

复位值: 0x0000 0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved									PDBSET[7:0]							
									W1							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									PDBCLR[7:0]							
									W1							

位	标记	功能描述
31:24	Reserved	保留
23:16	PDBSET	端口PD位置位寄存器 (对应PD07-PD00) 1: 置位 0: 保持
15:8	Reserved	保留
7:0	PDBCLR	端口PD位清零寄存器 (对应PD07-PD00) 1: 清零 0: 保持

注意:

- PDBSET 和 PDBCLR 相同位同时置 1 时, PDBCLR 具有高优先级。即该端口被清零。

8.5.4.16 端口 PD 驱动能力配置寄存器 (PDDR)

地址偏移量: 0x1DC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDDR[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDDR	端口PD[7:0] 驱动能力配置寄存器 (对应PD07-PD00) 1: 低驱动能力 0: 高驱动能力

8.5.4.17 端口 PD 上拉使能配置寄存器 (PDPU)

地址偏移量: 0x1E0

复位值: 0x0000 0000



位	标记	功能描述
31:8	Reserved	保留
7:0	PDPU	端口PD[7:0] 上拉使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.18 端口 PD 下拉使能配置寄存器 (PDPD)

地址偏移量: 0x1E4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDPD[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDPD	端口PD[7:0] 下拉使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.19 端口 PD 开漏输出配置寄存器 (PDOD)

地址偏移量: 0x1EC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDOD[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDOD	端口PD[7:0] 开漏输出配置寄存器 (对应PD07-PD00) 1: 将端口输出方式设置为开漏输出 0: 将端口输出方式设置为推挽输出

8.5.4.20 端口 PD 高电平中断使能配置寄存器 (PDHIE)

地址偏移量: 0x1F0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDHIE[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDHIE	端口PD[7:0] 高电平中断使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.21 端口 PD 低电平中断使能配置寄存器 (PDLIE)

地址偏移量: 0x1F4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDLIE[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDLIE	端口PD[7:0] 低电平中断使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.22 端口 PD 上升沿中断使能配置寄存器 (PDRIE)

地址偏移量: 0x1F8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDRIE[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDRIE	端口PD[7:0] 上升沿中断使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.23 端口 PD 下降沿中断使能配置寄存器 (PDFIE)

地址偏移量: 0x1FC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PDFIE[7:0]							
								RW							

位	标记	功能描述
31:8	Reserved	保留
7:0	PDFIE	端口PD[7:0] 下降沿中断使能配置寄存器 (对应PD07-PD00) 1: 使能 0: 禁止

8.5.4.24 端口 PD 中断状态寄存器 (PD_STAT)

地址偏移量: 0x2C0

复位值: 0x0000 0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									PD_STAT[7:0]							
									RO							

位	标记	功能描述
31:8	Reserved	保留
7:0	PD_STAT	端口PD[7:0] 中断状态寄存器 (对应PD07-PD00) 1: 中断触发 0: 无中断触发

8.5.4.25 端口 PD 中断清除寄存器 (PD_ICLR)

地址偏移量: 0x2D0

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PD_ICLR[7:0]							
								R1W0 (读出为1, 写0清除)							

位	标记	功能描述
31:8	Reserved	保留
7:0	PD_ICLR	端口PD[7:0] 中断清除寄存器 (对应PD07-PD00) 1: 保留中断标志位 0: 清除中断标志位

8.5.5 端口辅助功能

8.5.5.1 端口辅助功能配置寄存器 1 (GPIO_CTRL1)

地址偏移量: 0x304

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	ir_pol	hclk_en	pclk_en	hclk_sel	pclk_sel	ssn0_sel			ext_clk_sel						
	RW	RW	RW	RW	RW	RW			RW						

位	标记	功能描述								
31:15	Reserved	保留								
14	ir_pol	IR输出极性选择. 0 – 正向输出 1 – 反向输出								
13	hclk_en	hclk输出门控. 0 – 门控 1 – 输出								
12	pclk_en	pclk输出门控. 0 – 门控 1 – 输出								
11:10	hclk_sel	hclk输出分频选择. <table border="1" style="margin-left: 20px;"> <tr><td>0 0</td><td>hclk</td></tr> <tr><td>0 1</td><td>hclk/2</td></tr> <tr><td>1 0</td><td>hclk/4</td></tr> <tr><td>1 1</td><td>hclk/8</td></tr> </table>	0 0	hclk	0 1	hclk/2	1 0	hclk/4	1 1	hclk/8
0 0	hclk									
0 1	hclk/2									
1 0	hclk/4									
1 1	hclk/8									
9:8	pclk_sel	pclk输出分频选择. <table border="1" style="margin-left: 20px;"> <tr><td>0 0</td><td>pclk</td></tr> <tr><td>0 1</td><td>pclk/2</td></tr> <tr><td>1 0</td><td>pclk/4</td></tr> <tr><td>1 1</td><td>pclk/8</td></tr> </table>	0 0	pclk	0 1	pclk/2	1 0	pclk/4	1 1	pclk/8
0 0	pclk									
0 1	pclk/2									
1 0	pclk/4									
1 1	pclk/8									
7:4	ssn0_sel	SPIO SSN信号来源选择. <table border="1" style="margin-left: 20px;"> <tr><td>0000</td><td>高电平</td></tr> <tr><td>0001</td><td>PA03</td></tr> <tr><td>0010</td><td>PA04</td></tr> </table>	0000	高电平	0001	PA03	0010	PA04		
0000	高电平									
0001	PA03									
0010	PA04									

			0011	PA06		
			0100	PA08		
			0101	PA09		
			0110	PA12		
			0111	PA15		
			1000	PB01		
			1001	PB02		
			1010	PB05		
			1011	PB06		
			1100	PB09		
			1101	PB10		
			1110	PB12		
			1111	PB14		
3:0	ext_clk_sel	外部时钟信号来源选择.				
			0000	高电平		
			0001	PA03		
			0010	PA04		
			0011	PA06		
			0100	PA08		
			0101	PA09		
			0110	PA12		
			0111	PA15		
			1000	PB01		
			1001	PB02		
			1010	PB05		
			1011	PB06		
			1100	PB09		
			1101	PB10		
			1110	PB12		
			1111	PB14		

8.5.5.2 端口辅助功能配置寄存器 2 (GPIO_CTRL2)

地址偏移量: 0x308

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ahb_sel	Reserved											ssn1_sel			
RW												RW			

位	标记	功能描述																																
31:16	Reserved	保留																																
15	ahb_sel	端口输入值/输出值寄存器总线控制选择 0 ---- FAST IO 总线控制模式 1 ---- AHB 总线控制模式																																
14:4	Reserved	保留																																
3:0	ssn1_sel	SPI1 SSN信号来源选择. <table border="1" style="margin-left: 20px; border-collapse: collapse; width: 60%;"> <tbody> <tr><td>0000</td><td>高电平</td></tr> <tr><td>0001</td><td>PA03</td></tr> <tr><td>0010</td><td>PA04</td></tr> <tr><td>0011</td><td>PA06</td></tr> <tr><td>0100</td><td>PA08</td></tr> <tr><td>0101</td><td>PA09</td></tr> <tr><td>0110</td><td>PA12</td></tr> <tr><td>0111</td><td>PA15</td></tr> <tr><td>1000</td><td>PB01</td></tr> <tr><td>1001</td><td>PB02</td></tr> <tr><td>1010</td><td>PB05</td></tr> <tr><td>1011</td><td>PB06</td></tr> <tr><td>1100</td><td>PB09</td></tr> <tr><td>1101</td><td>PB10</td></tr> <tr><td>1110</td><td>PB12</td></tr> <tr><td>1111</td><td>PB14</td></tr> </tbody> </table>	0000	高电平	0001	PA03	0010	PA04	0011	PA06	0100	PA08	0101	PA09	0110	PA12	0111	PA15	1000	PB01	1001	PB02	1010	PB05	1011	PB06	1100	PB09	1101	PB10	1110	PB12	1111	PB14
0000	高电平																																	
0001	PA03																																	
0010	PA04																																	
0011	PA06																																	
0100	PA08																																	
0101	PA09																																	
0110	PA12																																	
0111	PA15																																	
1000	PB01																																	
1001	PB02																																	
1010	PB05																																	
1011	PB06																																	
1100	PB09																																	
1101	PB10																																	
1110	PB12																																	
1111	PB14																																	

8.5.5.3 端口辅助功能定时器门控选择 (GPIO_TIMGS)

地址偏移量: 0x30C

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	TIM3_G	TIM2_G	TIM1_G	TIM0_G
	RW	RW	RW	RW

位	标记	功能描述
31:12	Reserved	保留
11:9	TIM3_G	Timer3 定时器GATE输入选择, 选择见下表
8:6	TIM2_G	Timer2 定时器GATE输入选择, 选择见下表
5:3	TIM1_G	Timer1 定时器GATE输入选择, 选择见下表
2:0	TIM0_G	Timer0 定时器GATE输入选择, 选择见下表

	TIM0_g	TIM1_g	TIM2_g	TIM3_g	-
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	UART0_RXD	-	UART0_RXD	UART0_RXD	-
010	UART1_RXD	-	UART1_RXD	UART1_RXD	-
011	VC0_OUT	VC0_OUT	VC0_OUT	-	VC0_OUT
100	VC1_OUT	VC1_OUT	VC1_OUT	-	VC1_OUT
101	PA03	PA08	PA10	VC0_OUT	PB03
110	PB08	PB03	PB04	PA06	PB05
111	PB15	PB13	PB11	PA11	PC00

8.5.5.4 端口辅助功能定时器 ETR 选择 (GPIO_TIMES)

地址偏移量: 0x310

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TIM3_E				TIM2_E				TIM1_E		TIM0_E	
				RW				RW				RW		RW	

位	标记	功能描述
31:12	Reserved	保留
11:9	TIM3_E	Timer3 定时器ETR输入选择, 选择见下表
8:6	TIM2_E	Timer2 定时器ETR输入选择, 选择见下表
5:3	TIM1_E	Timer1 定时器ETR输入选择, 选择见下表
2:0	TIM0_E	Timer0 定时器ETR输入选择, 选择见下表

	TIM0_e	TIM1_e	TIM2_e	TIM3_e	-
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	-	UART0_RXD	-	UART0_RXD	-
010	-	UART1_RXD	-	UART1_RXD	LVD_OUT
011	VC0_OUT	VC1_OUT	VC0_OUT	VC1_OUT	VC0_OUT
100	LVD_OUT	LVD_OUT	-	-	VC1_OUT
101	PA00	PA01	PA04	PA00	PB04
110	PA05	PC09	PC04	PA12	PB06
111	PA15	PD02	PC08	PA13	PC03

8.5.5.5 端口辅助功能定时器捕获输入选择 (GPIO_TIMCPS)

地址偏移量: 0x314

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Res.	TIM3_CB	TIM3_CA	TIM2_CA	TIM1_CA	TIM0_CA
	RW	RW	RW	RW	RW

位	标记	功能描述
31:15	Reserved	保留
14:12	TIM3_CB	Timer3 定时器CH0B输入选择, 选择见下表
11:9	TIM3_CA	Timer3 定时器CH0A输入选择, 选择见下表
8:6	TIM2_CA	Timer2 定时器CHA输入选择, 选择见下表
5:3	TIM1_CA	Timer1 定时器CHA输入选择, 选择见下表
2:0	TIM0_CA	Timer0 定时器CHA输入选择, 选择见下表

	TIM0_CHA	TIM1_CHA	TIM2_CHA	TIM3_CH0A	TIM3_CH0B
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	UART0_RXD	UART1_RXD	-	-	UART0_RXD
010	PA00	PA00	VC0_OUT	-	UART1_RXD
011	PA02	PA02	PA02	-	-
100	PA05	PA06	PA07	VC0_OUT	VC1_OUT
101	PA15	PB08	PB08	PA08	PA07
110	PB06	PB10	PB09	PB03	PB04
111	PB14	PB13	PC06	PB06	PB13

8.5.5.6 端口辅助功能 PCA 捕获选择 (GPIO_PCAS)

地址偏移量: 0x318

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Res.	PCA_CH0	PCA_ECI
	RW	RW

位	标记	功能描述
31:6	Reserved	保留
5:3	PCA_ECI	PCA ECI时钟输入选择, 选择见下表
2:0	PCA_CH0	PCA CH0 捕获口输入选择, 选择见下表

	pca_eci	pca_ch0
000	PX_SEL	PX_SEL
001	-	-
010	LVD_OUT	-
011	VC0_OUT	LVD_OUT
100	VC1_OUT	VC1_OUT
101	PA05	PA06
110	PB02	PB04
111	PD02	PC06

9 内部集成电路 (I2C)

9.1 I2C 简介

I2C 是双线双向的串行总线，它为设备之间数据交换提供了一种简单高效的方法。I2C 标准是一个具有冲突检测机制和仲裁机制的真正意义上的多主机总线。它能防止两个或者多个主机在同时请求控制总线时发生数据冲突。

I2C 总线控制器，能满足 I2C 总线的各种规格并支持所有与 I2C 总线通信的传输模式。I2C 总线使用连接设备的"SCL"(串行时钟总线)和"SDA"(串行数据总线)来传送信息。

数据在主机与从机之间通过 SCL 时钟线控制在 SDA 数据线上实现一个字节一个字节的同步传输，每个字节为 8 位长度，一个 SCL 时钟脉冲传输一个数据位，数据由最高位 MSB 开始传输，每个传输字节后跟随一个应答位，每个位在 SCL 为高时采样；因此，SDA 线只有在 SCL 为低时才可以改变，在 SCL 为高时 SDA 保持稳定。当 SCL 为高时，SDA 线上的跳变视为命令中断 (START 或 STOP)。

I2C 逻辑能自主地处理字节的传输。它能保持跟踪串行传送，而且还有一个状态寄存器 (I2Cx_STAT)能反映 I2C 总线控制器和 I2C 总线的状态。

9.2 I2C 主要特性

I2C 控制器支持以下特性：

- 支持主机发送/接收，从机发送/接收四种工作模式
- 支持标准(100Kbps) / 快速(400Kbps) / 高速(1Mbps) 三种工作速率
- 支持 7 位寻址功能
- 支持噪声过滤功能
- 支持广播地址
- 支持中断状态查询功能

9.3 I2C 协议描述

通常标准 I2C 传输协议包含四个部分：

- 1) 起始信号或重复起始信号
- 2) 从机地址传输和读写 位传输
- 3) 数据传输
- 4) 停止信号




图 9-1 I2C 传输协议

9.3.1 I2C 总线上数据传输

主机发出从机接收 7 位地址（一个字节）传输方向未改变。




图 9-2 主机向从机传输数据

第一个字节后主机紧接着由从机读取数据(内容为从机地址) 传输方向改变。




图 9-3 主机由从机读取地址

9.3.2 起始位或重复起始信号

当总线处于空闲状态下,说明没有主机对总线发起传输请求(SCL 和 SDA 线同时为高),主机可以通过发送一个 START 信号来发起传输请求。

起始信号:通常表示为 S-bit。当 SCL 线为高时,SDA 线上信号由高至低,标示总线上产生起始信号,新的传输开始。

重复起始信号 (Sr):即在两个 START 信号之间没有 STOP 信号。主机采用这种方法与另一个从机或相同的从机以不同传输方向进行通信(例如:从写入设备到从设备读出)而不释放总线。

STOP 信号:主机向总线发出停止信号结束数据传送。停止信号,通常用 P-bit 表示,当 SCL 线为高时,SDA 线上出现由低到高的信号,被定义为停止信号。




图 9-4 START 和 STOP 条件

9.3.3 从机地址传输

START 信号是从机地址时,主机立即传输数据的第一位。这是一个跟随有一个 RW 位的 7 位调用地址,RW 位控制从机的信号传输方向。系统中没有两个从机有相同的地址,只有被主机寻址的从机会通过在第 9 个 SCL 时钟周期将 SDA 置为低电平作为应答。

9.3.4 数据传输

当从机地址被成功识别,就可以根据 RW 所决定的方向,开始一字节一字节的数据传输,每个传输字节最后带一个第 9 时钟周期上的响应信号,如果从机上产生无响应信号(NACK),主机可以产生停止信号来退出数据传输,或者产生重复起始信号开始新一轮的数据传输。

当主机作为接收器件时,发生无响应信号(NACK),从机释放 SDA 线,使主机产生停止信号或重复起始信号。




图 9-5 I2C 总线上位传输




图 9-6 I2C 总线上应答信号

9.4 I2C 功能描述

I2C 总线使用双线在连接到总线"_SCL"(串行时钟线)和"SDA"(串行数据线)的设备间传递信息。由于只有无方向端口，I2C 组件需要使用到引脚的漏端开路缓冲器。每个连接到总线的设备都能使用软件通过特定地址寻址。I2C 标准是一个具有冲突检测机制和仲裁机制的真正意义上的多主机总线。它能防止两个或者多个主机在同时开始传输数据时发生数据冲突。滤波逻辑可以过滤数据总线上的毛刺来保护数据的完整性。




图 9-7 I2C 功能模块图

9.4.1 I2C 工作模式

I2C 组件可实现 8 位的双向数据传输，传输速率在标准模式下可达到 100Kbits/s 而在高速模式下可达 400Kbits/s，在超高速模式下可达 1Mbits/s，并且可以在以下四种模式下工作：

- 1) 主机发送模式：当“SCL”输出串行时钟信号时“SDA”输出串行数据。
- 2) 主机接收模式：当“SCL”输出串行时钟信号时串行数据通过“SDA”接收。
- 3) 从机接收模式：串行数据和串行时钟分别通过“SDA”和“SCL”接收。
- 4) 从机发送模式：当串行时钟从“SCL”口输入时串行数据通过“SDA”口发送。

9.4.2 仲裁与同步逻辑

在主发送模式中，仲裁逻辑检查每个发送的逻辑 1 是否真正出现在总线上。如果总线的另一个器件撤消了一个逻辑 1 并将 SDA 线拉低，仲裁丢失，I2C 模块立刻由主发送器变为从接收器。I2C 模块将继续输出时钟脉冲（在 SCL 上），直至发送完当前的串行字节。

仲裁也可能在主接收模式中丢失。这种情况只在 I2C 模块正在向总线返回一个“非应答：（逻辑 1）”时出现。当总线的另一个器件将信号拉低时仲裁丢失。由于它只在串行字节结束时出现，因此 I2C 模块不会再产生时钟脉冲。




图 9-8 I2C 总线上的仲裁

- 1) 另一器件发送串行数据；
- 2) 另一器件通过拉低 SDA 先撤消了该 I2C 主机发送的一个逻辑 1（虚线）。仲裁丢失，I2C 进入从接收模式；
- 3) 此时 I2C 处于从接收模式，但仍产生时钟脉冲，直至发送完当前字节。I2C 将不为下一个字节的传输产生时钟脉冲。一旦赢得仲裁，SDA 上的数据传输由新的主机来启动。同步逻辑使得串行时钟发生器与另一个器件 SCL 线上的时钟脉冲同步。如果 2 个或更

多主器件产生时钟脉冲，则高电平周期取决于产生最短高电平时间的器件；低电平周期取决于产生最长低电平时间的器件。

9.4.3 串行时钟发生器

串行时钟发生器采用一个 8 位的计数器作为波特率发生器，SCL 信号和 pclk 信号的频率关系为 $F_{scl} = F_{pclk} / 8 * (N + 1)$ ($N > 0$)，当 N 小于 10 时，需要将 I2C_CR.H1M 设置为 1。

下面的表格表示 pclk 为各种频率时，分频系数为 1-7 时，SCL 信号的频率值。

频率 (Khz)	1	2	3	4	5	6	7
1000	62	41	31	25	20	17	15
2000	125	83	62	50	41	35	31
4000	250	166	125	100	83	71	62
6000	375	250	187	150	125	107	93
8000	500	333	250	200	166	142	125
10000	625	416	312	250	208	178	156
12000	750	500	375	300	250	214	187
14000	875	583	437	350	291	250	218
16000	1000	666	500	400	333	285	250

表 9-1 I2C 时钟信号波特率

9.4.4 输入滤波器

输入信号与时钟信号 (clk) 同步，低于 2 个时钟周期的尖峰脉冲信号会被滤除。每个滤波器由 3 个触发器组成。第一个触发器用来直接锁存输入信号，并将数据载入由另外两个构成的移位寄存器中。当第二和第三个触发器的状态是 "11" 或 "00" 时，内部的滤除信号会各自被置 1 或置 0。当 I2C_TM 寄存器值小于 10 时，只可配置为简单滤波，否则通信速率达不到目标值。

9.4.5 地址比较器

I2C 比较器将自己的从机地址与接收到的 7 位从机地址做比较。它可使用 "I2Cx_ADDR" 寄存器对自己的从机地址进行编程。并且会根据 "I2Cx_ADDR" 寄存器的 "GC" 位与首次接收到的 8 位字节与通用调用地址 (0x00) 相比较。如果任何一者相同, "I2Cx_CR" 寄存器的 "si" 位会被置 1 并产生一个中断请求。

9.4.6 中断产生器

I2C 模块的所有四种模式都被使用时, 则有 26 种可能的总线状态。当 I2C 进入 26 种状态的 25 种状态时, "I2Cx_CR" 寄存器的 "si" 标志位会被硬件置 1。"si" 位唯一不会被置 1 的状态是 F8h, 这表明没有有效的相关状态信息。"si" 标志位必须通过软件清零。为了清除 "si" 位, 必须把 0 写入此位。若在 "si" 里写 1 不会改变 "si" 的值。为了确定中断的实际中断源, 中断服务程序在清除 "si" 标志位之前, 会对 I2C 状态寄存器进行查询。

9.4.7 I2C 主机发送模式

必须将 `ens` 置“1”来使能 I2C 模块。如果 `aa` 位复位, 当另一个器件正变成总线主机时, I2C 模块将不会应答其自身的从机地址或通用调用地址。换句话说, 如果 `aa` 位复位, I2C 接口就不能进入从机模式。

此时, 可通过置位 `sta` 位进入主发送模式。一旦总线空闲, I2C 逻辑会马上测试 I2C 总线并产生一个起始条件。当发送起始条件时, 串行中断标志 (`si`) 置位, 状态寄存器 (I2Cx_STAT) 中的状态代码为 0x08。中断服务程序利用该状态代码进入相应的状态服务程序, 将从机地址和数据方向位 (SLA+W) 装入 I2Cx_DATA。复位 I2Cx_CR 的 `si` 位后串行传输继续进行。

当发送完从机地址和方向位且接收到一个应答位时, 串行中断标志 (`si`) 再次置位, I2Cx_STAT 中可能是一系列不同的状态代码。主机模式下为 0x18, 0x20 或 0x38。每个状态代码对应的操作在下表中详细介绍。在发送完重复起始条件 (状态 0x10) 后, I2C 模块通过将 SLA+R 装入 I2Cx_DATA 切换到主接收模式。

状态代码	I2C 总线和硬件状态	应用软件响应				I2C硬件执行的下一个动作	
		读/写 I2Cx_DATA	写 I2Cx_CR				
			sta	sto	si		aa
08H	已发送起始条件	装入SLA+W	X	0	0	X	将发送SLA+W，接收ACK
10H	已发送重复起始条件	装入SLA+W	X	0	0	X	同上
		装入SLA+R	X	0	0	X	将发送SLA +R， I2C自动切换到主接收模式
18H	已发送 SLA+W 已接收ACK	装入数据字节	0	0	0	X	将发送数据字节，将接收ACK
		装入0xFF装	1	0	0	X	将发送重复起始条件
		无I2Cx_DATA动作	0	1	0	X	将发送停止条件， sto标志位复位
		无I2Cx_DATA动作	1	1	0	X	将先发送停止条件，随后发送起始条件， sto标志位复位
20H	已发送 SLA +W 已接收非ACK	装入数据字节	0	0	0	X	将发送数据字节，将接收ACK
		无I2Cx_DATA动作	1	0	0	X	将发送重复起始条件
		无I2Cx_DATA动作	0	1	0	X	将发送停止条件， sto标志位复位
		无I2Cx_DATA动作	1	1	0	X	将先发送停止条件，随后发送起始条件， sto标志位复位
28H	已发送 I2Cx_DATA 中的数据；已接收 ACK	装入数据字节	0	0	0	X	将发送数据字节，将接收ACK
		无I2Cx_DATA动作	1	0	0	X	将发送重复起始条件
		无I2Cx_DATA动作	0	1	0	X	将发送停止条件， sto标志位复位
		无I2Cx_DATA动作	1	1	0	X	将先发送停止条件，随后发送起始条件， sto标志位复位
30H	已发送 I2Cx_DATA 中的数据；	装入数据字节	0	0	0	X	将发送数据字节，将接收 ACK
		无I2Cx_DATA动作	1	0	0	X	将发送重复起始条件
		无I2Cx_DATA动作	0	1	0	X	将发送停止条件， sto标志位复位
		无I2Cx_DATA动作	1	1	0	X	将先发送停止条件，随后发送起始条件， sto标志位复位
38H	在 SLA+ 读写或写数据字节时丢失仲裁	无 I2Cx_DATA动作	0	0	0	X	I2C总线被释放。进入不可寻址从模式。
		无 I2Cx_DATA	1	0	0	X	当I2C总线空闲时发送起始条件

		动作					
--	--	----	--	--	--	--	--

表 9-2 I2C 主机发送模式状态表




图 9-9 I2C 主机发送状态图

9.4.8 I2C 主机接收模式

在主接收模式中，主机所接收的数据字节来自从发送器。按主发送模式中的方法初始化传输。当发送完起始条件后，中断服务程序必须把 7 位从机地址和数据方向位(SLA+R)装入 I2Cx_DATA。清除 I2Cx_CR 中的 si 位后串行传输才会继续执行。

当发送完从机地址和数据方向位且接收到一个应答位时，串行中断标志 si 再次置位，这时，I2Cx_STAT 中可能是一系列不同的状态代码。主机模式下为 0x40, 0x48 或 0x38。每个状态代码对应的操作详见下表。在发送完重复起始条件（状态 0x10）后，I2C 模块通过将 SLA+W 装入 I2Cx_DATA 切换到主发送模式。

状态代码	I2C 总线和硬件状态	应用软件响应					I2C硬件执行的下一个动作
		读/写 I2Cx_DATA	写 I2Cx_CR				
			sta	sto	si	aa	
08H	已发送起始条件	装入SLA+R	X	0	0	X	将发送SLA+R, 接收ACK
10H	已发送重复起始条件	装入SLA+R	X	0	0	X	同上
		装入SLA+W	X	0	0	X	将发送SLA+W, I2C自动切换到主发送模式
38H	在非 ACK 中丢失仲裁	无I2Cx_DATA动作	0	0	0	X	I2C总线将被释放; 进入从模式
		无I2Cx_DATA动作	1	0	0	X	当总线空闲时发起起始条件
40H	已发送 SLA +R 已接收ACK	无I2Cx_DATA动作	0	0	0	0	将接收数据字节, 将返回非ACK
		无I2Cx_DATA动作	0	0	0	1	将接收数据字节, 将返回ACK
48H	已发送 SLA +R 已接收非ACK	无I2Cx_DATA动作	1	0	0	X	将发送重复起始条件
		无I2Cx_DATA动作	0	1	0	X	将发送停止条件, sto标志位复位
		无I2Cx_DATA动作	1	1	0	X	将先发送停止条件, 随后发送起始条件, sto标志位复位
50H	已接收数据字节, ACK已返回	读取数据字节	0	0	0	0	将接收数据字节, 将返回非 ACK
		读取数据字节	0	0	0	1	将接收数据字节, 将返回ACK
58H	已接收数据字节, 非ACK已返回	读取数据字节	1	0	0	X	将发送重复起始条件
		读取数据字节	0	1	0	X	将发送停止条件, sto标志位复位

表 9-3 I2C 主机接收模式状态表




图 9-10 I2C 主机接收状态图

9.4.9 I2C 从机接收模式

在从接收模式中，从机接收的数据字节来自主发送器。寄存器 I2Cx_ADDR 的高 7 位是主机寻址时 I2C 模块响应的地址。如果 LSB (GC) 被置位，I2C 模块将响应通用调用地址 (0x00)；否则忽略通用调用地址。

I2C 总线速率的设置不影响从机模式中的 I2C 模块。必须置位 `ena` 来使能 I2C 模块。`aa` 位必须置位以使能 I2C 模块来应答其自身从机地址或通用调用地址。`sta`，`sto` 和 `si` 必须复位。

当 I2Cx_ADDR 和 I2Cx_CR 完成初始化后，I2C 模块一直等待，直至被从机地址寻址，之后是数据方向位寻址，为了工作在从接收模式中，数据方向位必须为“0” (W)。接收完其自身的从机地址和 W 位后，串行中断标志 (`si`) 置位，可从 I2Cx_STAT 中读出一个有效的状态代码。该状态代码用作状态服务程序的向量。每个状态代码的对应操作见下表。如果 I2C 模块在主机模式中仲裁丢失，也可进入从接收模式（请参考状态 0x68 和 0x78 的描述）。

如果 `aa` 位在传输过程中复位，则在接收完下一个数据字节后 I2C 模块将向 SDA 返回一个非应答（逻辑 1）。当 `aa` 复位时，I2C 模块不响应其自身的从机地址或通用调用地址。但是，I2C 总线仍被监控，而且，地址识别可随时通过置位 `aa` 来恢复。这就意味着 `aa` 位可临时将 I2C 模块从 I2C 总线上分离出来。

状态代码	I2C 总线和硬件状态	应用软件响应				I2C 硬件执行的下一个动作	
		读/写 I2Cx_DATA	写 I2Cx_CR				
			sta	sto	si		aa
60H	已接收自身的 SLA+W；已接收 ACK	无 I2Cx_DATA 动作	X	0	0	0	将接收数据字节，将返回非ACK
		无 I2Cx_DATA 动作	X	0	0	1	将接收数据字节，将返回ACK
68H	主控时在 SLA+读写丢失仲裁；已接收自身的 SLA+W；已返回 ACK；	无 I2Cx_DATA 动作	X	0	0	0	将接收数据字节，将返回非ACK
		无 I2Cx_DATA 动作	X	0	0	1	将接收数据字节，将返回ACK
70H	已接收通用调用地址 (0x00)；已	无 I2Cx_DATA 动作	X	0	0	0	将接收数据字节，将返回非ACK

	返回ACK;	无 I2Cx_DATA 动作	X	0	0	1	将接收数据字节, 将返回ACK
78H	主控时在SLA+读写中丢失仲裁; 已接收通用调用地址; 已返回ACK;	无 I2Cx_DATA 动作	X	0	0	0	将接收数据字节, 将返回非ACK
		无 I2Cx_DATA 动作	X	0	0	1	将接收数据字节, 将返回ACK
80H	前一次寻址使用自身从地址; 已接收数据字节; 已返回ACK;	无 I2Cx_DATA 动作	X	0	0	0	将接收数据字节, 将返回非ACK
		无 I2Cx_DATA 动作	X	1	0	1	将接收数据字节, 将返回ACK
88H	前一次寻址使用自身从地址; 已接收数据字节; 已返回非ACK;	读取数据字节	0	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		读取数据字节	0	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		读取数据字节	1	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		读取数据字节	1	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
90H	前一次寻址使用通用调用地址; 已接收数据; 已返回ACK;	读取数据字节	1	0	0	X	将接收数据字节, 将返回非ACK
		读取数据字节	0	1	0	X	将接收数据字节, 将返回ACK
98H	前一次寻址使用通用调用地址; 已接收数据; 已返回非ACK;	读取数据字节	0	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		读取数据字节	0	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		读取数据字节	1	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
		读取数据字节	1	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
A0H	当使用从接收/从发送模式中静态寻址时, 接收到停止条件或重复起始条件	无 I2Cx_DATA 动作	0	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2Cx_DATA 动作	0	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2Cx_DATA 动作	1	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;

		无 I2Cx_DATA 动作	1	0	0	1	切换到不可寻址从模式； 不识别自身从地址或通用地址； 当总线空闲后发送起始条件；
--	--	----------------	---	---	---	---	--

表 9-4 I2C 从机接收模式状态表




图 9-11 主机接收状态图

9.4.10 I2C 从机发送模式

在从发送模式中，向主接收器发送数据字节。数据传输按照从接收模式中的情况初始化。当初始化 I2Cx_ADDR 和 I2Cx_CR 后，I2C 模块一直等待，直至被自身的从机地址寻址，之后是数据方向位，该数据方向位必须为“1”（R），以便 I2C 模块工作在从发送模式下。接收完其自身的从机地址和 R 位后，串行中断标志（si）置位，并且可从 I2Cx_STAT 中读取一个有效的状态代码。该状态代码用作状态服务程序的向量，每个状态代码的对应操作见下表所示。如果 I2C 模块在主机模式下时仲裁丢失，则可进入从发送模式（见状态 0xB0）。

如果 aa 位在传输过程中复位，则 I2C 模块将发送最后一个字节并进入状态 0xC0 或 0xC8。I2C 模块切换到非寻址的从机模式，如果继续传输，它将忽略主接收器。因此主接收器接收所有 1 作为串行数据。当 aa 复位时，I2C 模块不响应其自身的从机地址或通用调用地址。但是，I2C 总线仍被监控，而且，地址识别可随时通过置位 aa 来恢复。这就意味着 aa 位可用来暂时将 I2C 模块从 I2C 总线上分离出来。

状态代码	I2C 总线和硬件状态	应用软件响应				I2C 硬件执行的下一个动作	
		读/写 I2Cx_DATA	写 I2Cx_CR				
			sta	sto	si		aa
A8H	已接收自身的 SLA+R；已返回 ACK	装入数据字节	X	0	0	0	将发送最后一个数据字节；将接收ACK；
		装入数据字节	X	0	0	1	将发送一个数据字节；将接收ACK；
B0H	当主控时在 SLA+ 读写中丢失仲裁；已接收自身 SLA+R；已返回ACK；	装入数据字节	X	0	0	0	将发送最后一个数据字节；将接收ACK；
		装入数据字节	X	0	0	1	将发送一个数据字节；将接收ACK；
B8H	已发送数据；已接收ACK；	装入数据字节	X	0	0	0	将发送最后一个数据字节；将接收ACK；
		装入数据字节	X	0	0	1	将发送一个数据字节；将接收ACK；
C0H	已发送数据字节；已接收非ACK；	无 I2Cx_DATA 动作	0	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；
		无 I2Cx_DATA 动作	0	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；
		无 I2Cx_DATA 动作	1	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；

							当总线空闲后发送起始条件；
		无 I2Cx_DATA 动作	1	0	0	1	切换到不可寻址从模式； 不识别自身从地址或通用地址； 当总线空闲后发送起始条件；
C8H	装入的数据字节已被发送；已接收ACK；	无 I2Cx_DATA 动作	0	0	0	0	切换到不可寻址从模式； 不识别自身从地址或通用地址；
		无 I2Cx_DATA 动作	0	0	0	1	切换到不可寻址从模式； 不识别自身从地址或通用地址；
		无 I2Cx_DATA 动作	1	0	0	0	切换到不可寻址从模式； 不识别自身从地址或通用地址； 当总线空闲后发送起始条件；
		无 I2Cx_DATA 动作	1	0	0	1	切换到不可寻址从模式； 不识别自身从地址或通用地址； 当总线空闲后发送起始条件；

表 9-5 从机发送模式状态表




图 9-12 I2C 从机发送状态图

9.4.11 I2C 其他杂项状态

I2Cx_STAT= 0xF8:

这个状态码表示没有任何可用的相关信息，因为串行中断标志 si 还没有置位。这种情况在其它状态和 I2C 模块还未开始执行串行传输之间出现。

I2Cx_STAT= 0x00:

该状态代码表示在 I2C 串行传输过程中出现了总线错误。当格式帧的非法位置上出现了起始或停止条件时总线错误产生。这些非法位置是指在串行传输过程中的地址字节、数据字节或应答位。当外部干扰影响到内部 I2C 模块信号时也会产生总线错误。总线错误出现时 si 置位。要从总线错误中恢复，sto 标志必须置位，si 必须被清除。这使得 I2C 模块进入“非寻址的”从机模式（已定义的状态）并清除 sto 标志（I2Cx_CR 中的其它位不受影响）。SDA 和 SCL 线被释放（不发送停止条件）。

状态代码	I2C 总线和硬件状态	应用软件响应				I2C硬件执行的下一个动作	
		读 / 写 I2Cx_DATA	写 I2Cx_CR				
			sta	sto	si		aa
F8H	无可用的相关状态信息； si=0;	无 I2Cx_DATA 动作	无I2Cx_DATA动作				等待或执行当前传输
00H	由于非法的起始或停止条件的出现，在主机或被选中的从机将出现总线错误；当外部干扰使 I2C 进入未定义的状态时也会出 0x00状态	无 I2Cx_DATA 动作	0	1	0	X	只有在主机或被寻址的从机模式中，内部硬件受影响。一般情况下，总线被释放，I2C模块切换到非寻址的从机模式。sto复位。

表 9-6 其他杂项状态表

9.5 I2C 操作模式

9.5.1 初始化程序

将 I2C 接口初始化用作从机和/或主机的例子。

- a) 将自身的从机地址装入 I2Cx_ADDR，使能通用调用识别（如果需要的话）；
- b) 使能 I2C 中断；
- c) 向寄存器 I2Cx_CR 写入 0x44 来置位 ens 和 aa 位，并使能从机功能。对于主机功能，可向寄存器 I2Cx_CR 写入 0x40。

9.5.2 启动主机发送功能

通过建立缓冲区、指针和数据计数然后发启起始条件便可执行主发送操作。

- a) 初始化主机数据计数器；
- b) 建立数据将被发送到的从机地址，并且添加写位；
- c) 置位 I2Cx_CR.sta；
- d) 在主发送缓冲区内建立要发送的数据；
- e) 初始化主机数据计数器来匹配正在发送的信息长度；
- f) 退出。

9.5.3 启动主机接收功能

通过建立缓冲区、指针和数据计数然后发启起始条件便可执行主接收操作。

- a) 初始化主机数据计数器；
- b) 建立数据将被发送到的从机地址，并且添加读位；
- c) 置位 I2Cx_CR.sta；
- d) 在主接收缓冲区内建立要发送的数据；
- e) 初始化主机数据计数器来匹配正在发送的信息长度；
- f) 退出。

9.5.4 I2C 中断程序

确定 I2C 的状态和处理该状态的状态程序。

- a) 从 I2Cx_STAT 中读出 I2C 的状态；
- b) 使用状态值跳转到 26 个可能状态程序中的一个。

9.5.5 无指定模式的状态

- 1) 状态：0x00 总线错误。

进入非寻址的从机模式并释放总线。

- a) 置位 I2Cx_CR.sto 和 I2Cx_CR.aa；
- b) 清除 I2Cx_CR.si；
- c) 退出。

- 2) 主机状态

状态 08 和 10 适用于主发送模式和主接收模式。读写位决定了下一个状态是在主发送模式中还是在主接收模式中。

- 3) 状态：0x08

已发送起始条件。即将发送从机地址+读写位和接收 ACK 位。

- a) 向 I2Cx_DATA 写入从机地址和读写位；
- b) 置位 I2Cx_CR.aa；
- c) 清除 I2Cx_CR.si；
- d) 建立主发送模式数据缓冲区；
- e) 建立主接收模式数据缓冲区；
- f) 初始化主机数据计数器；
- g) 退出。

- 4) 状态：0x10

已发送重复起始条件。即将发送从机地址+读写位和接收 ACK 位。

- a) 向 I2Cx_DATA 写入从机地址和读写位；
- b) 置位 I2Cx_CR.aa；
- c) 清除 I2Cx_CR.si；

- d) 建立主发送模式数据缓冲区；
- e) 建立主接收模式数据缓冲区；
- f) 初始化主机数据计数器；
- g) 退出。

9.5.6 主发送器状态

1) 状态：0x18

之前状态为 8 或 10 表示已发送从机地址和写操作位，并接收了应答。即将发送第一个数据字节和接收 ACK 位。

- a) 将主发送缓冲区的第一个数据字节装入 I2Cx_DATA；
- b) 清除 I2Cx_CR.si；
- c) 主发送缓冲区指针加 1；
- d) 退出。

2) 状态：0x20

已发送从机地址和写操作位并接收了非应答。即将发送停止条件。

- a) 置位 I2Cx_CR.sto；
- b) 清除 I2Cx_CR.si；
- c) 退出。

3) 状态：0x28

已发送数据并接收了 ACK。如果发送的数据是最后一个数据字节则发送一个停止条件，否则发送下一个数据字节。

- a) 主机数据计数器减 1，如果发送的不是最后一个数据字节就跳至第 e) 步；
- b) 置位 I2Cx_CR.sto；
- c) 清除 I2Cx_CR.si；
- d) 退出；
- e) 将主发送缓冲区的下一个数据字节装入 I2Cx_DATA；
- f) 清除 I2Cx_CR.si；
- g) 主机发送缓冲区指针加 1；

h) 退出。

4) 状态：0x30

已发送数据并接收到非应答。即将发送停止条件；

a) 置位 I2Cx_CR.sto；

b) 清除 I2Cx_CR.si；

c) 退出。

5) 状态：0x38

仲裁已在发送从机地址和写操作位或数据的过程中丢失。总线已被释放且进入非寻址的从机模式。当总线再次空闲时将发送一个新的起始条件。

a) 置位 I2Cx_CR.sta；

b) 清除 I2Cx_CR.si；

c) 退出。

9.5.7 主接收状态

1) 状态：0x40

前面的状态是 08 或 10 表示已发送从机地址和读操作位，并接收到 ACK。将接收数据和返回 ACK。

a) 置位 I2Cx_CR.aa；

b) 清除 I2Cx_CR.si；

c) 退出。

2) 状态：0x48

已发送从机地址和读操作位，并接收到非应答。将发送停止条件。

a) 置位 I2Cx_CR.sto 和 I2Cx_CR.aa；

b) 清除 I2Cx_CR.si；

c) 退出。

3) 状态：0x50

已接收到数据，并返回 ACK。将从 I2Cx_DATA 读取数据。将接收其它的数据。如果这是最后一个数据字节，则返回非应答，否则返回 ACK。

- a) 读取 I2Cx_DATA 中的数据字节，存放到主机接收缓冲区；
 - b) 主机数据计数器减 1，如果不是最后一个数据字节就跳到第 e) 步；
 - c) 清除 I2Cx_CR.si；清除 I2Cx_CR.aa；
 - d) 退出；
 - e) 置位 I2Cx_CR.aa；
 - f) 清除 I2Cx_CR.si；
 - g) 主机接收缓冲区指针加 1；
 - h) 退出。
- 4) 状态：0x58
- 已接收到数据，已返回非应答。将从 I2Cx_DATA 中读取数据和发送停止条件。
- a) 读取 I2Cx_DATA 中的数据字节，存放到主机接收缓冲区；
 - b) 置位 I2Cx_CR.sto 和 I2Cx_CR.aa；
 - c) 清除 I2Cx_CR.si；
 - d) 退出。

9.5.8 从接收器状态

- 1) 状态：0x60
- 已接收到自身从机地址和写操作位，已返回 ACK。将接收数据和返回 ACK。
- a) 置位 I2Cx_CR.aa；
 - b) 清除 I2Cx_CR.si；
 - c) 建立从接收模式数据缓冲区；
 - d) 初始化从机数据计数器；
 - e) 退出。
- 2) 状态：0x68
- 用作总线主机时仲裁已在传输从机地址和 读写 位时丢失。已接收到自身从机地址和写操作位，并已返回 ACK。将接收数据和返回 ACK。当总线再次空闲后置位 sta 来重启主机模式。
- a) 置位 I2Cx_CR.sta 和 I2Cx_CR.aa；

- b) 清除 I2Cx_CR.si;
 - c) 建立从接收模式数据缓冲区;
 - d) 初始化从机数据计数器;
 - e) 退出。
- 3) 状态: 0x70
- 已接收到通用调用和返回 ACK。将接收数据和返回 ACK。
- a) 置位 I2Cx_CR.aa;
 - b) 清除 I2Cx_CR.si;
 - c) 建立从接收模式数据缓冲区;
 - d) 初始化从机数据计数器;
 - e) 退出。
- 4) 状态: 0x78
- 用作总线主机时仲裁已在传输从机地址和 读写 位时丢失。已接收到通用调用和返回 ACK。将接收数据和返回 ACK。当总线再次空闲后置位 sta 来重启主机模式。
- a) 置位 I2Cx_CR.sta 和 I2Cx_CR.aa;
 - b) 清除 I2Cx_CR.si;
 - c) 建立从接收模式数据缓冲区;
 - d) 初始化从机数据计数器;
 - e) 退出。
- 5) 状态: 0x80
- 之前寻址自身从机地址。已接收到数据并返回 ACK。将读取其它数据。
- a) 读取 I2Cx_DATA 的数据字节, 存放到从机接收缓冲区。
 - b) 从机数据计数器减 1, 如果不是最后一个数据字节就跳到第 e) 步;
 - c) 清除 I2Cx_CR.si; 清除 I2Cx_CR.aa;
 - d) 退出;
 - e) 置位 I2Cx_CR.aa;
 - f) 清除 I2Cx_CR.si;
 - g) 从机接收缓冲区指针加 1;

h) 退出。

6) 状态：0x88

之前寻址自身从机地址。已接收到数据并返回非应答。不会保存接收到的数据。进入非寻址的从机模式。

a) 置位 I2Cx_CR.aa;

b) 清除 I2Cx_CR.si;

c) 退出。

7) 状态：0x90

之前寻址通用调用地址。已接收到数据并返回 ACK。将保存接收到的数据。只接收第一个数据字节并返回 ACK。接收其它数据字节后返回非应答。

a) 读取 I2Cx_DATA 的数据字节，并放入从机接收缓冲区；

b) 清除 I2Cx_CR.si；清除 I2Cx_CR.aa；

c) 退出。

8) 状态：0x98

之前寻址通用调用地址。已接收到数据并返回非应答。不会保存接收到的数据。进入非寻址的从机模式。

a) 置位 I2Cx_CR.aa;

b) 清除 I2Cx_CR.si;

c) 退出。

9) 状态：0xA0

已接收停止条件或重复起始条件，但仍作为从机寻址。不保存接收到的数据。进入非寻址的从机模式。

a) 置位 I2Cx_CR.aa;

b) 清除 I2Cx_CR.si;

c) 退出。

9.5.9 从发送器状态

1) 状态：0xA8

已接收自身从机地址和读操作位并返回 ACK。将发送数据和接收 ACK 位。

- a) 将从机发送缓冲区的第一个数据字节装入 I2Cx_DATA;
- b) 置位 I2Cx_CR.aa;
- c) 清除 I2Cx_CR.si;
- d) 建立从发送模式数据缓冲区;
- e) 从机发送缓冲区指针加 1;
- f) 退出。

2) 状态: 0xB0

用作总线主机时, 在传输从机地址和 读写 位时丢失仲裁。已接收自身从机地址和读操作位并返回 ACK。将发送数据和接收 ACK 位。当总线再次空闲后置位 sta 来重启主机模式。

- a) 将从机发送缓冲区的第一个数据字节装入 I2Cx_DATA;
- b) 置位 I2Cx_CR.sta 和 I2Cx_CR.aa;
- c) 清除 I2Cx_CR.si;
- d) 建立从发送模式数据缓冲区;
- e) 从机发送缓冲区指针加 1;
- f) 退出。

3) 状态: 0xB8

已发送数据并接收到 ACK。将发送数据和接收 ACK 位。

- a) 将从机发送缓冲区的数据字节装入 I2Cx_DATA;
- b) 置位 I2Cx_CR.aa;
- c) 清除 I2Cx_CR.si;
- d) 从机发送缓冲区指针加 1;
- e) 退出。

4) 状态: 0xC0

已发送数据并接收到非应答。进入非寻址的从机模式。

- a) 置位 I2Cx_CR.aa;
- b) 清除 I2Cx_CR.si;

c) 退出。

5) 状态：0xC8

已发送最后一个数据字节并接收到 ACK。进入非寻址的从机模式。

a) 置位 I2Cx_CR.aa;

b) 清除 I2Cx_CR.si;

c) 退出。

9.6 I2C 寄存器描述

寄存器列表

I2C0 基地址: 0x40000400

I2C1 基地址: 0x40004400

偏移量	寄存器名称	访问	寄存器描述
0x00	I2C_TMRUN	RW	I2C 波特率计数器使能寄存器.
0x04	I2C_TM	RW	I2C 波特率计数器配置寄存器.
0x08	I2C_CR	RW	I2C 配置寄存器.
0x0c	I2C_DATA	RW	I2C 数据寄存器.
0x10	I2C_ADDR	RW	I2C 地址寄存器.
0x14	I2C_STAT	RO	I2C 状态寄存器.

表 9-7 寄存器列表

9.6.1 I2C 波特率计数器使能寄存器(I2Cx_TMRUN)

地址偏移量: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														tme	
Reserved														RW	

位	标记	功能描述
31: 1	Reserved	
0	tme	波特率计数器使能. 0 – 禁止 1 – 使能

9.6.2 I2C 波特率计数器配置寄存器(I2Cx_TM)

地址偏移量: 0x04

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								tm							
Reserved								RW							

位	标记	功能描述
31:8	Reserved	
7:0	tm	tm:波特率计数器配置值. $F_o = F_i/8*(N+1)$ $N = tm$ $N > 0$ 注: 当 tm 值小于 10 时, 需要将 I2C_CR.H1M 设置为 1。

9.6.3 I2C 配置寄存器(I2Cx_CR)

地址偏移量: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									ens	sta	sto	si	aa	Res	h1m
									RW	RW	RW	RW	RW		RW

位	标记	功能描述
31:7	Reserved	
6	ens	I2C 模块使能. 0 – 禁止 1 – 使能
5	sta	开始标志使能. 0 – 禁止 1 – 使能
4	sto	停止标志使能. 0 – 禁止 1 – 使能
3	si	I2C 中断标志位.
2	aa	应答标志使能. 0 – 禁止 1 – 使能
1	Reserved	
0	h1m	I2C 滤波参数配置。 0 - 高级滤波，更强的抗干扰性能。 1 - 简单滤波，更快的通信速率。 注：当 I2C_TM 寄存器值小于 10 时，只可配置为简单滤波，否则通信速率达不到目标值。

9.6.4 I2C 数据寄存器(I2Cx_DATA)

地址偏移量: 0x0c

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								i2cdat							
								RW							

位	标记	功能描述
31:8	Reserved	
7:0	i2cdat	I2C 数据寄存器. 在 I2C 发送模式下, 写发送数据到这个寄存器. 在 I2C 接收模式下, 读接收数据从这个寄存器.

9.6.5 I2C 地址寄存器(I2Cx_ADDR)

地址偏移量: 0x10

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


Reserved								i2cadr				GC			
Reserved								RW				RW			

位	标记	功能描述
31:8	Reserved	
7:1	i2cadr	I2C 从机模式地址.
0	GC	广播地址应答使能. 0 – 禁止 1 – 使能

9.6.6 I2C 状态寄存器(I2Cx_STAT)

地址偏移量: 0x14

复位值: 0x00000000



位	标记	功能描述
31:8	Reserved	
7:0	i2csta	I2C 状态寄存器.

10 串行外设接口（SPI）

10.1 SPI 简介

SPI（Serial Peripheral Interface）总线是一种同步串行外设接口，它可以使 MCU 与各种外围设备以串行的方式进行信息交换。SPI 接口使用 4 条线：串行时钟线（SCK），主机输出/从机输入线（MOSI），主机输入/从机输出线（MISO），低电平有效从机选择线（SSN）。

10.2 SPI 主要特性

SPI 控制器支持以下特性：

- 通过编程可以配置为主机或者从机
- 全双工通信
- 四线/三线/双线模式（参见“SPI 引脚配置说明”）
- 主机模式 7 种波特率可配置
- 主机模式最大波特率为 1/2 系统时钟
- 从机模式最大波特率为 1/8 系统时钟
- 可配置的串行时钟极性和相位
- 支持中断
- 8 位数据传输，先传输高位后低位
- 支持 DMA 软件/硬件访问

10.3 SPI 功能描述

10.3.1 SPI 主机查询方式

操作流程

1. 端口配置：配置端口控制器，把 CS,SCK,MISO,MOSI 信号映射到正确的引脚；
2. SPI 波特率配置：设置 SPIx_CR.spr2, SPIx_CR.spr1, SPIx_CR.spr0；
3. 串行时钟配置：设置 SPI 时钟极性 (SPIx_CR.cpol), 时钟相位 (SPIx_CR.cpha)。
详细见 SPIx_CR 寄存器；
4. 主机模式配置： SPIx_CR.mstr=1；
5. SPI 使能打开： SPIx_CR.spen=1；
6. 主机模式下由寄存器 SPIx_SSN.ssn 的值决定片选信号 SPI_CS 的输出电平；
7. 打开从机选择；配置 SPIx_SSN.ssn=0；
8. 向从机发送数据流程：查询 SPIx_STAT.txe, txe 为 1 表示发送缓冲器为空，可以把要发送的数据写到 SPI 数据寄存器 SPIx_DATA 中；txe 为 0 表示发送缓冲器已满，不能写数据到 SPIx_DATA 中。循环查询 SPIx_STAT.txe, 直到所有的数据发送结束；
9. 从从机接收数据流程：查询 SPIx_STAT.rxne, rxne 为 1 表示接收缓冲器已满，可以读取 SPI 数据寄存器 SPIx_DATA, 得到已经接收到的数据；rxne 为 0 表示接收缓冲器为空，读取 SPIx_DATA 只能得到上一次接收到的数据。循环查询 SPIx_STAT.rxne, 直到所有的数据接收结束。

注意：

- 在多机通信中，可以用 GPIO 实现多个片选输出。

10.3.2 SPI 主机 DMA 方式

操作流程

1. 端口配置：配置端口控制器，把 CS,SCK,MISO,MOSI 信号映射到正确的引脚
2. 打开系统控制器 DMAC 时钟使能寄存器
3. 使能 NVIC DMAC 中断
4. 根据传输需求配置 DMAC 相关寄存器；由于硬件缓冲器的大小限制，SPI 的 DMA 只支持 Hardware Block Transfer Mode。
5. 使能 SPIx_CR2 寄存器 hdma_tx 位，hdma_rx 位
6. SPI 波特率配置；设置 SPIx_CR.spr2，SPIx_CR.spr1，SPIx_CR.spr0
7. 串行时钟配置；设置 SPI 时钟极性 (SPIx_CR.cpol)，时钟相位 (SPIx_CR.cpha)。详细见 SPIx_CR 寄存器
8. 主机模式配置； SPIx_CR.mstr=1
9. SPI 使能打开； SPIx_CR.spen=1
10. 主机模式下由寄存器 SPIx_SSN.ssn 的值决定片选信号 SPI_CS 的输出电平；
11. 打开从机选择；配置 SPIx_SSN.ssn=0；
12. 向从机发送数据流程：循环等待 DMAC 中断发生。退出循环。
13. 从从机接收数据流程：循环等待 DMAC 中断发生。退出循环。
14. DMAC 中断服务子程序参考：

读取寄存器 DMA_CABx.SS,判断 DMAC 传输状态。SS=1,2,3,4 时表示 DMAC 传输出错，需要重新发送或者接收数据。SS=5 时表示 DMAC 传输成功结束，清零 SS 值。关闭 SPIx_CR2 寄存器 hdma_tx 位，hdma_rx 位。

注意：

- 重复步骤 5-13，可以实现 DMAC 持续传输。
- SPI 模块时钟 PCLK 与系统时钟 HCLK 不同频时，不支持 DMA 硬件触发的 DMA 数据传输，参考 DMA 章节。

10.3.3 SPI 主机数据时钟时序

使用 SPI 控制寄存器 SPIx_CR 中的时钟极性 cpol 和相位 cpha，可以将串行时钟 SCK 配置为四种模式之一。SPIx_CR.cpol 是选择 SPI 空闲时 SCK 是处于高电平还是低电平。SPIx_CR.cpha 是选择 SCK 的时钟相位（采样数据所用的边沿）。主机和从机必须配置为相同的时钟相位和极性。波特率的设置只在主机模式下有效，从机模式下的波特率设置会被忽略掉。主机模式数据/时钟时序如下图：




图 10-1 主机模式数据/时钟时序

10.3.4 SPI 从机查询方式

SPI 工作在主机还是从机模式，由它在被使能时的主机/从机控制位 SPIx_CR.mstr 来决定。通过将主机/从机控制位 SPIx_CR.mstr 置“0”将 SPI 置于从机模式。当 SPI 处于从机模式时，由主器件控制串行时钟（SCK），从 MOSI 移入数据，SPI 逻辑中的计数器对 SCK 边沿计数，当 8 位数据传输完成后，spif 标志被置“1”，可以通过读 SPIx_DATA 得到接收到的数据。从机模式下的 SPI 作为从器件不能主动发起数据传输，只能通过写 SPIx_DATA 来预装要发送给主器件的数据，在主器件 SCK 的作用下，一位一位的移到 MISO 线上发送给主器件。

操作流程

1. 端口配置：配置端口控制器，把 SCK,MISO,MOSI 信号映射到正确的引脚；
2. 从机模式下由端口控制寄存器选择一个 GPIO 作为片选信号的来源，参见端口控制寄存器；
3. 串行时钟配置：设置 SPI 时钟极性 (SPIx_CR.cpol)，时钟相位 (SPIx_CR.cpha)。详细见 SPIx_CR 寄存器；
4. 从机模式配置： SPIx_CR.mstr=0
5. SPI 使能打开： SPIx_CR.spen=1
6. 向主机发送数据流程：查询 SPIx_STAT.txne，txne 为 1 表示发送缓冲器为空，可以把要发送的数据写到 SPI 数据寄存器 SPIx_DATA 中；txne 为 0 表示发送缓冲器已满，不能写数据到 SPIx_DATA 中。循环查询 SPIx_STAT.txne，直到所有的数据发送结束；
7. 从主机接收数据流程：查询 SPIx_STAT.rxne，rxne 为 1 表示接收缓冲器已满，可以读取 SPI 数据寄存器 SPIx_DATA，得到已经接收到的数据；rxne 为 0 表示接收缓冲器为空，读取 SPIx_DATA 只能得到上一次接收到的数据。循环查询 SPIx_STAT.rxne，直到所有的数据接收结束。

10.3.5 SPI 从机 DMA 方式

操作流程

1. 端口配置：配置端口控制器，把 SCK,MISO,MOSI 信号映射到正确的引脚
2. 从机模式下由端口控制寄存器选择一个 GPIO 作为片选信号的来源，参见端口控制寄存器。
3. 打开系统控制器 DMAC 时钟使能寄存器
4. 使能 NVIC DMAC 中断
5. 根据传输需求配置 DMAC 相关寄存器；由于硬件缓冲器的大小限制，SPI 的 DMA 只支持 Hardware Block Transfer Mode。
6. 使能 SPIx_CR2 寄存器 hdma_tx 位，hdma_rx 位
7. 串行时钟配置：设置 SPI 时钟极性 (SPIx_CR.cpol)，时钟相位 (SPIx_CR.cpha)。详细见 SPIx_CR 寄存器
8. 从机模式配置： SPIx_CR.mstr=0
9. SPI 使能打开： SPI0_CR.spen=1
10. 向主机发送数据流程：循环等待 DMAC 中断发生。退出循环。
11. 从主机接收数据流程：循环等待 DMAC 中断发生。退出循环。
12. DMAC 中断服务子程序参考：

读取寄存器 DMA_CABx.SS,判断 DMAC 传输状态。SS=1,2,3,4 时表示 DMAC 传输出错，需要重新发送或者接收数据。SS=5 时表示 DMAC 传输成功结束，清零 SS 值。关闭 SPIx_CR2 寄存器 hdma_tx 位，hdma_rx 位。

注意：

- 重复步骤 5-11，可以实现 DMAC 持续传输。
- SPI 模块时钟 PCLK 与系统时钟 HCLK 不同频时，不支持 DMA 硬件触发的 DMA 数据传输，参考 DMA 章节。

10.3.6 SPI 从机数据时钟时序

从机模式数据/时钟时序如下图：




图 10-2 从机模式数据/时钟时序图 ($CPHA=0$)




图 10-3 从机模式数据/时钟时序图 ($CPHA=1$)

10.4 SPI 中断

如果 SPI 中断被允许(SPIx_CR2.int_en 置“1”), SPI 发送缓冲器为空标志位(SPIx_STAT.txne)被置“1”时或者 SPI 接收缓冲器非空标志位(SPIx_STAT.rxne)被置“1”时将产生中断; SPI 的主机模式错误中断标志位(SPIx_STAT.mdf)被置“1”也将产生中断。清除中断需要把 SPIx_ICLR 置“0”。

- 在每次字节传送结束, SPI 接收缓冲器非空标志位(SPIx_STAT.rxne)会被硬件置“1”。读 SPIx_DATA 即可清除该标志位。
- 在 SPI 发送缓冲器里的数据发送后, SPI 发送缓冲器空标志位(SPIx_STAT.txne)会被硬件置“1”。写 SPIx_DATA 即可清除该标志位。
- 当 SPI 被配置为主机模式时, 如果外部 SSN 输入为低电平, 就会和 SPI 的工作模式相冲突, SPI 的主机模式错误中断标志位(SPIx_STAT.mdf)被硬件置“1”。

10.5 SPI 多主机/多从机系统的配置

HC32F030 系列被应用在单主机单从机的 SPI 系统里时：如果作为主机，可以配置片选配置寄存器 SPIx_SSN.ssn，输出高低电平信号到 SPI_CS 引脚；如果作为从机，可以选择一个 GPIO 引脚作为 SPI_SSN 的来源（参见第 7 章 GPIO 端口控制器）。但是在多主机多从机系统里，必须按照相应流程配置，如下所示：

当系统为单主机多从机时，可以使用 SPI_CS 引脚作为从机 1 的片选信号，其他从机的片选信号通过 GPIO 引脚连接。当系统为多主机多从机时，所有的从机片选信号都通过 GPIO 引脚连接，主机还必须通过 GPIO 引脚和其他主机的 SPI_CS 信号相连，来监测总线是否被占用。




图 10-4 SPI 多主机/多从机系统的示意图

10.6 SPI 引脚配置说明

SPI 可以在一些特殊的引脚配置下保持部分或全部的功能。

具体情况如下表（“√”代表该引脚被配置并使用，空白代表该引脚未被配置）：

	spi_cs(主)/ spi_ssn(从)	sck	mosi	miso	功能说明
主机模式	√	√	√	√	一般配置 全部主机功能正常
		√	√	√	全部主机功能正常
	√	√	√		主机发送功能正常
	√	√		√	主机接收功能正常
		√	√		主机发送功能正常
		√		√	主机接收功能正常
从机模式	√	√	√	√	一般配置 全部从机功能正常
	√	√	√		从机接收功能正常
	√	√		√	从机发送功能正常
	√ 固定低电平	√	√	√	全部从机功能正常
	√ 固定低电平	√	√		从机接收功能正常
	√ 固定低电平	√		√	从机发送功能正常

表 10-1 SPI 引脚配置说明表

注意：

- 表中未列举的情况暂不支持；
- 主机模式下，即使不使用 spi_cs 片选输出，也仍然要按照正常流程时的做法来操作 SPIx.SSN 寄存器——在 SPI 操作开始前必须清零，在 SPI 空闲时可以置位。
- 从机模式且片选输入固定为低电平时，为维持正常功能，必须满足 SPIx_CR.cpha=1。

10.7 SPI 寄存器描述

寄存器列表

SPI0 基地址: 0x40000800

SPI1 基地址: 0x40004800

偏移量	寄存器名称	访问	寄存器描述
0x00	SPIx_CR	RW	SPIx 配置寄存器
0x04	SPIx_SSN	RW	SPIx 片选配置寄存器
0x08	SPIx_STAT	RO	SPIx 状态寄存器
0x0c	SPIx_DATA	RW	SPIx 数据寄存器
0x10	SPIx_CR2	RW	SPIx 配置寄存器 2
0x14	SPIx_ICLR	WO	SPIx 中断清除寄存器

表 10-2 SPI 寄存器列表

10.7.1 SPI 配置寄存器(SPIx_CR)

地址偏移量: 0x00

复位值: 0x0000 0014

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
Reserved																	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reserved										spr2	spen	Res	mstr	cpol	cpha	spr1	spr0
Reserved										RW	RW		RW	RW	RW	RW	RW

位	标记	功能描述																																				
31:8	Reserved																																					
7	spr2	波特率选择位 2 参考 spr0.																																				
6	spen	模块使能寄存器 0 – 禁止 1 – 使能																																				
5	Reserved																																					
4	mstr	主机/从机模式选择 0 – 从机 1 – 主机																																				
3	cpol	时钟极性选择寄存器 0 – 低 1 – 高																																				
2	cpha	时钟相位选择寄存器 0 – 第一边沿 1 – 第二边沿																																				
1	spr1	波特率选择位 1 参考 spr0																																				
0	spr0	波特率选择位 0 <table border="1" style="margin-left: auto; margin-right: auto; border-collapse: collapse; text-align: center;"> <thead> <tr> <th>spr2</th><th>spr1</th><th>spr0</th><th>SCK Rate</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>PCLK/2</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>PCLK /4</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>PCLK /8</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>PCLK /16</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>PCLK /32</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>PCLK /64</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>PCLK /128</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	spr2	spr1	spr0	SCK Rate	0	0	0	PCLK/2	0	0	1	PCLK /4	0	1	0	PCLK /8	0	1	1	PCLK /16	1	0	0	PCLK /32	1	0	1	PCLK /64	1	1	0	PCLK /128	1	1	1	0
spr2	spr1	spr0	SCK Rate																																			
0	0	0	PCLK/2																																			
0	0	1	PCLK /4																																			
0	1	0	PCLK /8																																			
0	1	1	PCLK /16																																			
1	0	0	PCLK /32																																			
1	0	1	PCLK /64																																			
1	1	0	PCLK /128																																			
1	1	1	0																																			

表 10-2 主机模式波特率选择

10.7.2 SPI 片选配置寄存器(SPIx_SSN)

地址偏移量: 0x04

复位值: 0x000000FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														ssn	
Reserved														RW	

位	标记	功能描述
31:1	Reserved	
0	ssn	ssn 输出值 在主机模式下, 软件配置 ssn 值控制 SPI_CS 端口电平高低

10.7.3 SPI 状态寄存器(SPIx_STAT)

地址偏移量: 0x08

复位值: 0x00000004

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved										spif	Res.	sserr	mdf	busy	txe	rxne	Res.
										RO		RO	RO	RO	RO	RO	

位	标记	功能描述
31:8	Reserved	
7	spif	传输结束中断标志
6	Reserved	
5	sserr	从机模式 SSN 错误标志(仅当 cpha=1 时有意义, 当 cpha=0 时无意义)
4	mdf	主机模式错误标志
3	busy	SPI 总线忙标志
2	txe	发送缓冲器空标志
1	rxne	接收缓冲器非空标志
0	Reserved	

10.7.4 SPI 数据寄存器(SPIx_DATA)

地址偏移量: 0x0c

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								spdat							
								RW							

位	标记	功能描述
31:8	Reserved	
7:0	spdat	数据寄存器 在发送模式, 向这个寄存器写发送值; 在接收模式, 从这个寄存器读接收值;

10.7.5 SPI 配置寄存器 2(SPIx_CR2)

地址偏移量：0x10

复位值：0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved											rxne ie	txei e	hdm a_tx	hdm a_rx	int_ en	Reserved
											RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	rxneie	接收缓冲器非空中断使能 0 – 禁止 1 – 使能
5	txeie	发送缓冲器空中断使能 0 – 禁止 1 – 使能
4	hdma_tx	DMA 硬件访问发送使能. 0 – 禁止 1 – 使能
3	hdma_rx	DMA 硬件访问接收使能. 0 – 禁止 1 – 使能
2	int_en	SPI 中断使能. 0 – 禁止 1 – 使能
1:0	Reserved	

10.7.6 SPI 中断清除寄存器 2(SPIx_ICLR)

地址偏移量：0x14

复位值：0x0000 00FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														int_ clr	
														R1W0	

位	标记	功能描述
31:1	Reserved	
0	int_clr	SPI 中断清除. 0 – 清除 1 – 保持

11 时钟校准模块 (CLK_TRIM)

11.1 CLK_TRIM 简介

CLK_TRIM(Clock Trimming)模块是一个专门用来校准/监测时钟的电路。在校准模式下选择精准的时钟源来校准不精准的时钟源，反复校准，调节不精准时钟源的参数，直到被校准时钟源的频率达到精度要求。校准模式下计数值会有一些的误差，但是在允许的精度误差范围内。在监测模式下选择稳定的时钟源来监测系统工作时钟，在设定的监测周期下，监测系统工作时钟是否有失效的情况发生并产生中断。在校准模式和监控模式下，所需的时钟源都必须初始化和使能，具体的配置过程请参考第 4 章系统控制器。

11.2 CLK_TRIM 主要特性

CLK_TRIM 支持以下特性：

- 校准模式
- 监测模式
- 32 位参考时钟计数器可加载初值
- 32 位待校准时钟计数器可配置溢出值
- 6 种参考时钟源
- 5 种待校准时钟源
- 支持中断方式

11.3 CLK_TRIM 功能描述

11.3.1 CLKTRIM 校准模式

11.3.1.1 时钟校准原理

在校准一个频率不精准,但是有参数设置可以调节频率的时钟(待校准时钟 CAL_CLK)时,需要一个精准的时钟作为参考时钟(REF_CLK)。设定校准时间 T_{trim} , 待校准时钟频率 F_{cal} , 参考时钟频率 F_{ref} ,使用待校准时钟和参考时钟同时计数,在校准时间结束时停止计数。读取待校准时钟计数器的值 M , 参考时钟计数器的值 N , 得到等式 $T_{trim} = M/F_{cal} = N/F_{ref}$

推导出 $F_{cal} = F_{ref} * M / N$

由公式判断出,参考时钟的频率误差率越小,待校准时钟的误差率就越小。

计算出待校准时钟频率后,如果误差率超出系统要求的范围,可以调节待校准时钟的参数后,再次重复上面的步骤校准,直到待校准时钟频率的误差率满足系统的要求。

11.3.1.2 时钟校准模块硬件结构

时间校准模块的待校准时钟有 5 个时钟源,参考时钟有 6 个时钟源,如图 1 所示:




图 11-1 时钟源选择示意图

待校准时钟的选择由寄存器 CLKTRIM_CR.calclk_sel2,CLKTRIM_CR.calclk_sel 来配置,参考时钟的选择由寄存器 CLKTRIM_CR.refclk_sel 来配置。

如图 2 所示, 时钟校准模块有 2 个 32 位计数器,
 1 个是以参考时钟为时钟, 可配置初值的减计数器,
 初值由寄存器 CLKTRIM_REFCON .rcntval 来配置,
 计数器值可以从寄存器 CLKTRIM_REFCNT 读出,
 当计数器减计数到 0 时, 停止计数并产生中断。
 1 个是以待校准时钟为时钟, 可配置溢出值的加计数器,
 溢出值由寄存器 CLKTRIM_CALCON. ccntval 来配置,
 计数器值可以从寄存器 CLKTRIM_CALCNT 读出,
 当计数器加计数到溢出值时, 停止计数并产生中断。




图 11-2 时钟校准模块硬件示意图

11.3.1.3 时钟校准软件流程

1. 设置 CLKTRIM_CR .refclk_sel 寄存器选择参考时钟。
2. 设置 CLKTRIM_CR .calclk_sel 寄存器选择被校准时钟。
3. 设置 CLKTRIM_REFCON .rcntval 寄存器为校准时间。
4. 设置 CLKTRIM_CR .IE 寄存器使能中断。
5. 设置 CLKTRIM_CR .trim_start 寄存器开始校准。
6. 参考时钟计数器和待校准时钟计数器开始计数。
7. 当参考时钟计数器从初始值减计数到 0 时, CLKTRIM_IFR.stop 置 1, 触发中断。

8. 中断服务子程序判断 CLKTRIM_IFR.stop 为 1，读取寄存器 CLKTRIM_REFCNT 和 CLKTRIM_CALCNT 的值，
9. 清零 CLKTRIM_CR.trim_start 寄存器结束校准。
10. 根据时钟校准原理章节提到的公式计算出待校准时钟的频率，
其中 $M =$ 寄存器 CLKTRIM_CALCNT 的值，
 $N =$ 寄存器 CLKTRIM_REFCNT.rcntval 的值
当待校准时钟的频率不满足误差率要求时，调整待校准时钟参数，
重新执行步骤 5~10，直到待校准时钟满足误差率要求。




图 11-3 时钟校准波形示意图

注意：

- 校准模式在校准过程中有可能因为校准时间设置过长，发生待校准时钟计数器在 CLKTRIM_IFR.stop 置 1 之前溢出的情况，CLKTRIM_IFR.calcnt_of 置 1，触发中断。中断服务子程序发现 CLKTRIM_IFR.calcnt_of 置 1 时，清零 CLKTRIM_CR.trim_start 寄存器结束校准。

这种情况下校准是无法正确进行的，必须调整校准时间，重新校准。

具体步骤是：

- 1) 设置 CLKTRIM_REFCNT.rcntval 寄存器调整校准时间。
- 2) 设置 CLKTRIM_CR.trim_start 寄存器重新开始校准。

11.3.2 CLKTRIM 监测模式

11.3.2.1 时钟监测原理

为了监测系统工作时钟（被监测时钟 CAL_CLK）是否正常工作，需要一个稳定的时钟作为参考时钟(REF_CLK)。设定监测时间 T_{trim} ，被监测时钟频率 F_{cal} ，参考时钟频率 F_{ref} ，被监测时钟计数器溢出值 CALVAL，使用被监测时钟和参考时钟同时计数，在监测时间结束时停止计数，判断被监测时钟计数器是否处于溢出状态。如果被监测时钟计数器已溢出，表示在监测时间内被监测时钟工作正常，继续进行下一次监测。如果被监测时钟计数器没有溢出，表示在监测时间内被监测时钟工作异常，可能被监测时钟已经停止或者频率大幅变化，产生被监测时钟工作异常中断，由硬件切换系统工作时钟。

11.3.2.2 时钟监测硬件结构

时间校准模块的被监测时钟有 2 个时钟源，参考时钟有 6 个时钟源，如图 4 所示：




图 11-4 CLKTRIM 时钟选择

被监测时钟的选择由寄存器 CLKTRIM_CR.calclk_sel2, CLKTRIM_CR.calclk_sel 来配置，参考时钟的选择由寄存器 CLKTRIM_CR.refclk_sel 来配置。

11.3.2.3 时钟监测软件流程

1. 设置 CLKTRIM_CR.refclk_sel 寄存器选择参考时钟。
2. 设置 CLKTRIM_CR.calclk_sel 寄存器选择被监控时钟。

3. 设置 CLKTRIM_REFCON .rcntval 寄存器为监控间隔时间。
4. 设置 CLKTRIM_CALCON. ccntval 寄存器为被监控时钟计数器溢出时间。
5. 设置 CLKTRIM_CR .mon_en 寄存器使能监控功能。
6. 设置 CLKTRIM_CR .IE 寄存器使能中断。
7. 设置 CLKTRIM_CR .trim_start 寄存器开始监控。
8. 参考时钟计数器和被监控时钟计数器开始计数。
9. 当参考时钟计数器计数到达监控间隔时间时，CLKTRIM_IFR.stop 置 1，同时判断被监控时钟计数器是否溢出，即 CLKTRIM_IFR. calcnt_of 是否置 1。如果溢出，即 CLKTRIM_IFR. calcnt_of 为 1，表示被监控时钟工作正常。如果没有溢出，即 CLKTRIM_IFR. calcnt_of 为 0，表示被监控时钟失效，CLKTRIM_IFR .xtl_fault/xth_fault 置 1，触发中断。硬件自动把系统时钟切换到内部 RCH 时钟。
10. 处理中断服务子程序，清除中断标志位 CLKTRIM_IFR .xtl_fault/xth_fault，清零 CLKTRIM_CR .trim_start 寄存器结束监测。




图 11-5 时钟监控波形示意图

11.4 CLK_TRIM 寄存器描述

寄存器列表

基地址: 0x40001800

偏移量	寄存器名称	访问	寄存器描述
0x00	CLKTRIM_CR	RW	配置寄存器
0x04	CLKTRIM_REFCON	RW	参考计数器初值配置寄存器
0x08	CLKTRIM_REFCNT	RO	参考计数器值寄存器
0x0c	CLKTRIM_CALCNT	RO	校准计数器值寄存器
0x10	CLKTRIM_IFR	RO	中断标志位寄存器
0x14	CLKTRIM_ICLR	RW	中断标志位清除寄存器
0x18	CLKTRIM_CALCON	RW	校准计数器溢出值配置寄存器

表 11-1 寄存器列表

11.4.1 配置寄存器(CLKTRIM_CR)

地址偏移量：0x00

复位值：0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								calclk _sel2	IE	mon _en	calclk_sel	refclk_sel	trim_s tart
								RW	RW	RW	RW	RW	RW

位	标记	功能描述												
31:9	Reserved													
8	calclk_sel2	待校准/监测时钟选择高位寄存器												
7	IE	中断使能寄存器 0 – 禁止 1 – 使能												
6	mon_en	监测模式使能寄存器 0 – 禁止 1 – 使能												
5:4	calclk_sel	待校准/监测时钟选择低位寄存器 <table border="1" style="width:100%; margin-top: 5px;"> <tr> <td colspan="2">calclk_sel2, calclk_sel</td> </tr> <tr> <td>000</td> <td>RCH</td> </tr> <tr> <td>001</td> <td>XTH</td> </tr> <tr> <td>010</td> <td>RCL</td> </tr> <tr> <td>011</td> <td>XTL</td> </tr> <tr> <td>100</td> <td>PLL</td> </tr> </table>	calclk_sel2, calclk_sel		000	RCH	001	XTH	010	RCL	011	XTL	100	PLL
calclk_sel2, calclk_sel														
000	RCH													
001	XTH													
010	RCL													
011	XTL													
100	PLL													
3:1	refclk_sel	参考时钟选择寄存器 000 ---- RCH 001 ---- XTH 010 ---- RCL 011 ---- XTL 100 ---- IRC10K												

		101 ---- EXT_CLK_IN
0	trim_start	校准/监测开始寄存器 0 – 停止 1 – 开始

11.4.2 参考计数器初值配置寄存器(CLKTRIM_REFCON)

地址偏移量: 0x04

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

rntval[31:16]															
RW															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

rntval[15:0]															
RW															

位	标记	功能描述
31:0	rntval	参考计数器初始值

11.4.3 参考计数器值寄存器(CLKTRIM_REFCNT)

地址偏移量: 0x08

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

refcnt[31:16]															
RO															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

refcnt[15:0]															
RO															

位	标记	功能描述
31:0	refcnt	参考计数器值

11.4.4 校准计数器值寄存器(CLKTRIM_CALCNT)

地址偏移量: 0x0c

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

calcnt[31:16]															
RO															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

calcnt[15:0]															
RO															

位	标记	功能描述
31:0	calcnt	校准计数器值

11.4.5 中断标志位寄存器(CLKTRIM_IFR)

地址偏移量: 0x10

复位值: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											pll_f ault	xth_ fault	xtl_f ault	calcn t_of	stop
											RO	RO	RO	RO	RO

位	标记	功能描述
31:5	Reserved	
4	pll_fault	PLL 失效标志. CLKTRIM_ICLR.pll_fault_clr 写零清除此标志位
3	xth_fault	XTH 失效标志. CLKTRIM_ICLR.xth_fault_clr 写零清除此标志位
2	xtl_fault	XTL 失效标志. CLKTRIM_ICLR.xtl_fault_clr 写零清除此标志位
1	calcnt_of	校准计数器溢出标志. CLKTRIM_CR.start 写零清除此标志位
0	stop	参考计数器停止标志. CLKTRIM_CR.start 写零清除此标志位

11.4.6 中断标志位清除寄存器(CLKTRIM_ICLR)

地址偏移量: 0x14

复位值: 0x1111 1111

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved												pll_f ault _clr	xth_ fault _clr	xtl_f ault _clr	Reserved
												R1W0	R1W0	R1W0	

位	标记	功能描述
31:5	Reserved	
4	pll_fault_clr	清除 PLL 失效标志, 写零清除。
3	xth_fault_clr	清除 XTH 失效标志, 写零清除。
2	xtl_fault_clr	清除 XTL 失效标志, 写零清除。
1:0	Reserved	

11.4.7 校准计数器溢出值配置寄存器(CLKTRIM_CALCON)

地址偏移量: 0x18

复位值: 0xffff ffff

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ccntval[31:16]															
RW															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ccntval[15:0]															
RW															

位	标记	功能描述
31:0	ccntval	校准计数器溢出值

12 硬件除法器模块（HDIV）

12.1 HDIV 简介

HDIV（Hardware Divider）是一个 32 位有/无符号整数硬件除法器。

12.2 HDIV 主要特性

HDIV 除法器支持以下特性：

- 可配置有/无符号整数除法计算
- 32 位被除数，16 位除数
- 输出 32 位商和 32 位余数
- 除数为零警告标志位，除法运算结束标志位
- 10 个时钟周期完成一次除法运算
- 写除数寄存器触发除法运算开始
- 读商寄存器/余数寄存器时自动等待计算结束

12.3 HDIV 功能描述

12.3.1 HDIV 操作流程

1. 在系统控制器里打开硬件除法器的时钟使能寄存器。
2. 配置寄存器 SIGN 设置有符号/无符号除法运算。
3. 配置寄存器 DIVIDEND 设置被除数。
4. 配置寄存器 DIVISOR 设置除数。
5. 除法运算开始，查询寄存器 STATE 运算结束标志位 `div_end`，`div_end` 为 1 标志运算结束。读寄存器 QUOTIENT 得到商，读寄存器 REMAINDER 得到余数。
6. 当除数为零时，除法运算立即结束，运算结果保持上一次运算的结果，同时除数为零警告标志位 `div_zero` 被置起。
7. 在除法运算结束之前，读寄存器 QUOTIENT/REMAINDER 时，CPU 将被保持直到运算结束。

举例：计算一个无符号除法，被除数为 1917887483(0x7250A3FB),除数为 9597(0x257D)

步骤一，配置寄存器 HDIVSIGN 为 0，即无符号除法运算

步骤二，配置寄存器 HDIV_DIVIDEND 为 0x7250A3FB，即设置被除数

步骤三，配置寄存器 HDIV_DIVISOR 为 0x257D，即设置除数，计算开始

步骤四，查询寄存器 HDIV_STAT 运算结束标志位 `div_end`，`div_end` 为 1 标志运算结束。

读寄存器 HDIV_QUOTIENT 得到商 199842(0x30CA2)，

读寄存器 HDIV_REMAINDER 得到余数 3809(0xEE1)

12.4 HDIV 寄存器描述

寄存器列表

基地址：0x40021800

偏移量	寄存器名称	访问	寄存器描述
0x00	DIVIDEND	RW	被除数寄存器.
0x04	DIVISOR	RW	除数寄存器.
0x08	QUOTIENT	RO	商寄存器.
0x0c	REMAINDER	RO	余数寄存器.
0x10	SIGN	RW	符号寄存器
0x14	STAT	RO	状态寄存器

表 12-1 寄存器列表

12.4.1 被除数寄存器(HDIV_DIVIDEND)

地址偏移量：0x00

复位值：0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

DIVIDEND[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVIDEND[15:0]															
RW															

位	标记	功能描述
31:0	DIVIDEND	被除数值寄存器

12.4.2 除数寄存器(HDIV_DIVISOR)

地址偏移量: 0x04

复位值: 0x00000001

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

DIVISOR															
---------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

RW															
----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	标记	功能描述
31:16	Reserved	
15:0	DIVISOR	除数值寄存器（写此寄存器自动触发除法运算）

12.4.3 商寄存器(HDIV_QUOTIENT)

地址偏移量: 0x08

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

QUOTIENT[31:16]															
RO															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

QUOTIENT[31:16]															
RO															

位	标记	功能描述
31:0	QUOTIENT	商结果寄存器

12.4.4 余数寄存器(HDIV_REMAINDER)

地址偏移量: 0x0c

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

REMAINDER[31:16]															
RO															

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

REMAINDER[31:16]															
RO															

位	标记	功能描述
31:0	REMAINDER	余数结果寄存器

12.4.5 符号寄存器(HDIV_SIGN)

地址偏移量: 0x10

复位值: 0x00000000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved															sign
															RW

位	标记	功能描述
31:1	Reserved	
0	sign	符号选择寄存器。 0 --- 无符号除法运算 1 --- 有符号除法运算

12.4.6 状态寄存器(HDIV_STAT)

地址偏移量: 0x14

复位值: 0x00000001

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved														div_ zero	div_ end
														RO	RO

位	标记	功能描述
31:2	Reserved	
1	div_zero	除数为零警告标志位。 0 --- 除数不为零 1 --- 除数为零
0	div_end	除法运算结束标志位。 0 --- 运算进行中 1 --- 运算结束

13 FLASH 控制器（FLASH）

13.1 概述

本系统包含一块 64K 字节(Byte)容量的 FLASH 存储器,共划分为 128 个页(Sector),每个页 (Sector) 的容量为 512 字节 (Byte)。FLASH 控制器支持对 FLASH 存储器的擦除、编程以及读操作。本控制器还支持对 FLASH 存储器擦写保护,以及控制寄存器的写保护。

13.2 FLASH 容量划分

地址	序号		地址	序号
0x0E00 – 0x0FFF	Sector7	0xFE00 – 0xFFFF	Sector127
0x0C00 – 0x0DFF	Sector6	0xFC00 – 0xFDFF	Sector126
0x0A00 – 0x0BFF	Sector5	0xFA00 – 0xFBFF	Sector125
0x0800 – 0x09FF	Sector4	0xF800 – 0xF9FF	Sector124
0x0600 – 0x07FF	Sector3	0xF600 – 0xF7FF	Sector123
0x0400 – 0x05FF	Sector2	0xF400 – 0xF5FF	Sector122
0x0200 – 0x03FF	Sector1	0xF200 – 0xF3FF	Sector121
0x0000 – 0x01FF	Sector0	0xF000 – 0xF1FF	Sector120

表 13-1 FLASH 容量划分

13.3 功能描述

本控制器支持对 FLASH 的字节（8 位）、半字（16 位）和字（32 位）三种位宽的数据读写操作。注意，字节操作的目标地址必须按字节对齐，半字操作的目标地址必须按半字对齐（地址最低位为 1'b0），字操作的地址必须按字对齐（地址最低两位为 2'b00）。如果目标地址没有按照位宽对齐，则该操作无效，并且 CPU 会进入 Hard Fault 出错中断。

本控制器采用高安全性的硬件设计，具有 FLASH 操作源防御功能：仅当 FLASH 操作函数的地址位于 0~32K，才能正确执行 FLASH 擦写操作。

FLASH 地址的 0~32K 具有更高的安全性，重要函数须放置此区域内；例如重要程序入口、中断入口函数、高安全算法模块、UID、AES、真随机数、RTC 的算法配合，组成高安全认证系统。

13.3.1 页擦除 (Sector Erase)

页擦除每次可以擦除用户指定的一个页 (Sector)。擦除操作完成后，页 (Sector) 内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行，则 CPU 会停止取指，硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0)；如果该擦除操作是从 RAM 内执行，则 CPU 不会停止取指，用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

Sector 擦除操作步骤如下：

Step1: 配置 FLASH 擦写参数，详见 13.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 2，设置 Flash 操作模式为 Sector 擦除。

Step4: 检查 FLASH_CR.OP 是否为 2，如不为 2 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除该 Sector 的擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5。

Step8: 对待擦除的 Sector 内的任意地址进行写入任意数据，触发 Sector 擦除。

*例: * ((unsigned char *) 0x00000200) = 0x00。*

Step9: 等待 FLASH_CR.BUSY 变为 0，Sector 擦除操作完成。

Step10: 如需擦除其它 Sector，重复 Step5 – Step9。

注意：

- 对 FLASH 进行页擦除的代码所在的地址必须小于 32768。

13.3.2 全片擦除 (Chip Erase)

全片擦除可以一次性擦除全部的页 (Sector)。擦除操作完成后, 所有页 (Sector) 内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行, 则该操作会被禁止。因为该操作会擦除当前 PC 所在的程序段。如发生这种情况, 出错标志位会被置起; 如果该擦除操作是从 RAM 内执行, 则 CPU 不会停止取指, 用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

全片擦除操作步骤如下:

Step1: 配置 FLASH 擦写参数, 详见 13.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 3, 设置 Flash 操作模式为 Chip 擦除。

Step4: 检查 FLASH_CR.OP 是否为 3, 如不为 3 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 FLASH_SLOCK 为 0xFFFF FFFF, 去除所有 Sector 的擦写保护。

Step7: 检查 FLASH_SLOCK 是否为 0xFFFF FFFF, 如不为 0xFFFF FFFF 则跳转到 Step5。

Step8: 对待擦除的 Chip 内的任意地址进行写操作, 触发 Chip 擦除。

*例: * ((unsigned char *) 0x00000000) = 0x00。*

Step9: 等待 FLASH_CR.BUSY 变为 0, Chip 擦除操作完成。

注意:

- 对 FLASH 进行片擦除的代码所在的地址必须小于 32768。

13.3.3 写操作 (Program)

写操作只能将 FLASH 内的比特数据由 1 写成 0, 故写入数据前应确保待写入的地址内的数据为 0xFF。支持写入 3 种数据长度: Byte(8bits)、Half-word(16bits)、Word(32bits), 写入的数据以小端模式存放在 FLASH 中, 即低地址存放数据的低字节。如果写操作是从 FLASH 内执行, 则 CPU 会停止取指, 硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0); 如果该写操作是从 RAM 内执行, 则 CPU 不会停止取指, 用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

Byte 写操作步骤如下:

Step1: 配置 FLASH 擦写参数, 详见 13.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1, 设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1, 如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1, 去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1, 如不为 1 则跳转到 Step5。

Step8: 对待写入的目标地址进行 Byte 写操作, 触发写入操作。

例: * ((unsigned char *) 0x00001231) = 0x5A。

Step9: 等待 FLASH_CR.BUSY 变为 0, 写入操作完成。

Step10: 如需写 Byte 到已去除擦写保护的其它地址, 重复 Step8 – Step9。

Half-word 写操作步骤如下:

Step1: 配置 FLASH 擦写时间, 详见 13.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1, 设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1, 如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1, 去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1, 如不为 1 则跳转到 Step5

Step8: 对待写入的目标地址进行 Half-word 写操作，触发写入操作。

例: $* ((\text{unsigned short } *) 0x00001232) = 0xABCD。$

Step9: 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

Step10: 如需写 Half-word 到已去除擦写保护的其它地址，重复 Step8 – Step9。

Word 写操作步骤如下:

Step1: 配置 FLASH 擦写参数，详见 13.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5

Step8: 对待写入的目标地址进行 Word 写操作，触发写入操作。

例: $* ((\text{unsigned long } *) 0x00001234) = 0x55667788。$

Step9: 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

Step10: 如需写 Word 到已去除擦写保护的其它地址，重复 Step8 – Step9。

注意:

- 对 FLASH 进行写操作的代码所在的地址必须小于 32768。

13.3.4 读操作 (Read)

支持读出 3 种数据长度: Byte (8bits)、Half-word (16bits)、Word (32bits), 读出的数据为小端模式, 即低地址存放数据的低字节。读操作无需操作步骤, 任何时刻都可以读出 FLASH 内的数据。

Byte 读操作示例: temp = * ((unsigned char *) 0x00001231)

Half-word 读操作示例 temp = * ((unsigned short*) 0x00001232)

Word 读操作示例 temp = * ((unsigned long*) 0x00001234)

13.4 擦写时间

FLASH 存储器对擦除和编程操作的控制信号具有严格的时间要求，控制信号的时序不合格会造成擦除操作和编程操作失败。上电时默认装载了 HCLK 为 4MHz 时的擦写参数；如果对 Flash 进行擦写时的 HCLK 频率不为 4MHz，则用户程序应装载 HCLK 频率所对应的擦写参数。对 FLASH 进行操作时，需要 HCLK 的频率范围为 1MHz~48MHz。

擦写时序参数相关的寄存器为：FLASH_TNVS、FLASH_TPGS、FLASH_TPROG、FLASH_TSERASE、FLASH_TMERASE、FLASH_TPRCV、FLASH_TSRCV、FLASH_TMRCV。如果 HCLK 由默认 4MHz 升高为 8MHz，则上述 FLASH_Tx 寄存器的值应该设为默认值的 2 倍，即保持当前 $T_{sysclk} * FLASH_Tx$ 的结果与默认值相等即可。

以下表格为不同频率下相应的 FLASH 擦写时间参数：

	4M	8M	16M	24M	32M	48M
TNVS	0x20	0x40	0x80	0xC0	0x100	0x180
TPGS	0x17	0x2E	0x5C	0x8A	0xB8	0xFF
TPROG	0x1B	0x36	0x6C	0xA2	0xD8	0x144
TSERASE	0x4650	0x8CA0	0x11940	0x1A5E0	0x23280	0x34BC0
TMERASE	0x222E0	0x445C0	0x88B80	0xCD140	0x111700	0x19A280
TPRCV	0x18	0x30	0x60	0x90	0xC0	0x120
TSRCV	0xF0	0x1E0	0x3C0	0x5A0	0x780	0xB40
TMRCV	0x3E8	0x7D0	0xFA0	0x1770	0x1F40	0x2EE0

表 13-2 不同频率下 FLASH 擦写时间参数

配置系统频率为 8MHz 时擦写参数的操作步骤如下：

Step1: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step2: 向 FLASH_TNVS 寄存器写入 0x40，如读出的该寄存器的值不为 0x40，则跳转到上一步。

Step3: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step4: 向 FLASH_TPGS 寄存器写入 0x2E，如读出的该寄存器的值不为 0x2E，则跳转

到上一步。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 向 FLASH_TPROG 寄存器写入 0x36，如读出的该寄存器的值不为 0x36，则跳转到上一步。

Step7: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step8: 向 FLASH_TSERASE 寄存器写入 0x8CA0，如读出的该寄存器的值不为 0x8CA0，则跳转到上一步。

Step9: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step10: 向 FLASH_TMERASE 寄存器写入 0x445C0，如读出的该寄存器的值不为 0x445C0，则跳转到上一步。

Step11: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step12: 向 FLASH_TPRCV 寄存器写入 0x30，如读出的该寄存器的值不为 0x30，则跳转到上一步。

Step13: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step14: 向 FLASH_TSRCV 寄存器写入 0x1E0，如读出的该寄存器的值不为 0x1E0，则跳转到上一步。

Step15: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step16: 向 FLASH_TMRCV 寄存器写入 0x7D0，如读出的该寄存器的值不为 0x7D0，则跳转到上一步。

13.5 读等待周期

本设备内置的 FLASH 支持的最快取指频率为 24MHz。当 HCLK 频率超过 24MHz 小于 48MHz 时，必须为 FLASH 的读取时间插入等待周期，即设置 FLASH_CR.WAIT 为 1。当插入等待周期时，FLASH 每两个周期才会完成一次 读取操作。

13.6 擦写保护

13.6.1 擦写保护位

整个 64k 字节 FLASH 存储器被划分为 128 个页，每 4 个页共用一个擦写保护位。当页被保护时，对该页进行的擦写操作均无效并产生报警标志位和中断信号。当 FLASH 存储器中的任意页被保护时，对该 FLASH 的全片擦写无效，并产生报警标志位和中断信号。

13.6.2 PC 地址擦写保护

CPU 在 FLASH 中运行程序时，如果当前 PC 指针正好落在待擦写的页地址范围之内，那么该擦写操作无效并产生报警标志位和中断信号。

13.7 寄存器写保护

本模块的重要控制器屏蔽普通的写操作，必须用写序列方式才能修改。

需要通过写序列方式才能更改的寄存器如下所示：

FLASH_TNVS 、 FLASH_TPGS 、 FLASH_TPROG 、 FLASH_TSERASE 、
FLASH_TMERASE、FLASH_TPRCV、FLASH_TSRCV、FLASH_TMRCV、FLASH_CR、
FLASH_SLOCK。

不需要通过写序列方式即可更改的寄存器如下所示：

FLASH_ICLR、FLASH_BYPASS。

通过写序列方式修改寄存器值的具体操作步骤如下所示：

Step1: 向 FLASH_BYPASS 寄存器写入 0x5A5A。

Step2: 向 FLASH_BYPASS 寄存器写入 0xA5A5。

Step3: 对待修改的寄存器写入目标值。

Step4: 验证待修改的寄存器的当前值是否与目标值相同，如不相同则跳转到 Step1。

Step5: 执行其它操作。

注意：

- 写 0x5a5a、0xa5a5、写目标寄存器，这三步写操作之间不可插入任何写操作（写 **ROM、RAM、REG**），否则无法改写目标寄存器的数值。如改写失败，需要重新进行这三步操作。

13.8 寄存器

基地址：0x4002 0000

寄存器	偏移地址	描述
FLASH_TNVS	0x00	Tnvs 时间参数
FLASH_TPGS	0x04	Tpgs 时间参数
FLASH_TPROG	0x08	Tprog 时间参数
FLASH_TSERASE	0x0C	Tserase 时间参数
FLASH_TMERASE	0x10	Tmerase 时间参数
FLASH_TPRCV	0x14	Tprcv 时间参数
FLASH_TSRCV	0x18	Tsrcv 时间参数
FLASH_TMRCV	0x1C	Tmrcv时间参数
FLASH_CR	0x20	控制寄存器
FLASH_IFR	0x24	中断标志寄存器
FLASH_ICLR	0x28	中断标志清除寄存器
FLASH_BYPASS	0x2C	0x5a5a-0xa5a5 Bypass序列寄存器
FLASH_SLOCK	0x30	Sector擦写保护寄存器

13.8.1 TNVS 参数寄存器 (FLASH_TNVS)

偏移地址：0x00

复位值：0x0000 0020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TNVS							
R								RW							

位	标记	功能描述
31:9	Reserved	
8:0	TNVS	计算公式：TNVS = 8*HCLK，HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例：TNVS = 8*4 = 32。

13.8.2 TPGS 参数寄存器 (FLASH_TPGS)

偏移地址: 0x04

复位值: 0x0000 0017

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TPGS							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	TPGS	计算公式: $TPGS = 5.75 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TPGS = 5.75 * 4 = 23$ 。 注: 当计算所得数值大于 0xFF 时, 则 TPGS 应赋值 0xFF。

13.8.3 TPROG 参数寄存器 (FLASH_TPROG)

偏移地址: 0x08

复位值: 0x0000 001B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TPROG							
R								RW							

位	标记	功能描述
31:9	Reserved	
8:0	TPROG	计算公式: $TPROG = 6.75 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TPROG = 6.75 * 4 = 27$ 。

13.8.4 TSERASE 寄存器 (FLASH_TSERASE)

偏移地址: 0x0C

复位值: 0x0000 4650

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													TPROG		
R													RW		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TPROG															
RW															

位	标记	功能描述
31:18	Reserved	
17:0	TSERASE	计算公式: $TSERASE = 4500 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TSERASE = 4500 * 4 = 27$ 。

13.8.5 TMERASE 参数寄存器 (FLASH_TMERASE)

偏移地址: 0x10

复位值: 0x000222E0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											TMERASE				
R											RW				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMERASE															
RW															

位	标记	功能描述
31:21	Reserved	
20:0	TMERASE	计算公式: $TMERASE = 35000 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TMERASE = 35000 * 4 = 140000$ 。

13.8.6 TPRCV 参数寄存器 (FLASH_TPRCV)

偏移地址: 0x14

复位值: 0x0000 0018

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TPRCV											
R				RW											

位	标记	功能描述
31:12	Reserved	
11:0	TPRCV	计算公式: $TPRCV = 6 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TPRCV = 6 * 4 = 24$ 。

13.8.7 TSRCV 参数寄存器 (FLASH_TSRCV)

偏移地址: 0x18

复位值: 0x0000 00F0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TSRCV											
R				RW											

位	标记	功能描述
31:12	Reserved	
11:0	TSRCV	计算公式: $TSRCV = 60 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TSRCV = 60 * 4 = 240$ 。

13.8.8 TMRCV 参数寄存器 (FLASH_TMRCV)

偏移地址: 0x1C

复位值: 0x0000 03E8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		TMRCV													
R		RW													

位	标记	功能描述
31:14	Reserved	
13:0	TMRCV	计算公式: $TMRCV = 250 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见13.7。 4MHz示例: $TMRCV = 250 * 4 = 1000$ 。

13.8.9 CR 寄存器 (FLASH_CR)

偏移地址: 0x20

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved						DPST	Reserved		IE		BUSY		WAIT		OP	
						B_EN										
						RW			RW		RO		RW		RW	

位	标记	功能描述
31:10	Reserved	
9	DPSTB_EN	FLASH dpstb使能Mask位; 0: 当系统进入deepsleep模式, FLASH不进入深度休眠模式; 1: 当系统进入 deepsleep 模式, FLASH 进入深度休眠模式;
8:7	Reserved	
6:5	IE	IE[6]: FLASH 擦写被保护地址中断使能; 0: 不使能; 1: 使能 IE[5]: FLASH 擦写 PC 值中断使能; 0: 不使能; 1: 使能
4	BUSY	空闲/忙标志位; 0: 空闲状态; 1: 忙状态;
3:2	WAIT	读FLASH 周期; 0~24MHz: 00/11, 1个周期; 24~48MHz: 01: 2个周期; 48~72MHz: 10:3个周期; (本系列产品最高时钟为48MHz)
1:0	OP	FLASH 操作; 00: 读 (read); 01: 写 (program); 10: 页擦除 (sector erase); 11: 全片擦除 (chip erase)
修改该寄存器值的方法详见13.7。		

13.8.10 IFR 寄存器 (FLASH_IFR)

偏移地址: 0x24

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														IF1	IF0
R														RO	RO

位	标记	描述
31:2	Reserved	
1	IF1	擦写保护报警中断标志位
0	IF0	擦写 PC 地址报警中断标志位

13.8.11 ICLR 寄存器 (FLASH_ICLR)

偏移地址: 0x28

复位值: 0x0000 000F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														ICLR1	ICLR0
R														R1W0	R1W0

位	标记	功能描述
31:4	Reserved	
3:2	Reserved	写无效, 读为0x3
1	ICLR1	清除保护报警中断标志位; 写0清除; 写1无效;
0	ICLR0	清除 PC 地址报警中断标志位; 写0清除; 写1无效;

13.8.12 BYPASS 寄存器 (FLASH_BYPASS)

偏移地址: 0x2C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BYSEQ															
WO															
位	标记	描述													
31:16	Reserved														
15:0	BYSEQ	在修改本模块寄存器之前, 必须对 BYSEQ[15:0] 寄存器写入 0x5a5a-0xa5a5 序列。每次写入该 Bypass 序列后, 只可以修改一次寄存器。如需再次修改寄存器, 必须再次输入 0x5a5a-0xa5a5 序列。详见13.7。													

13.8.13 SLOCK 寄存器 (FLASH_SLOCK)

偏移地址: 0x30

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SLOCK[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SLOCK[15:0]															
RW															

位	标记	描述
31:0	SLOCK	Sector 擦写保护位; 0: 不允许擦写; 1: 允许擦写 SLOCK[0] 对应: Sector0-1-2-3 SLOCK[1] 对应: Sector4-5-6-7 SLOCK[2] 对应: Sector8-9-10-11 SLOCK[3] 对应: Sector12-13-14-15 SLOCK[31] 对应: Sector124-125-126-127

14 RAM 控制器 (RAM)

14.1 概述

本系统中包含一块容量为 8K 字节 (Byte) 的 SRAM，支持字节 (8 位)、半字 (16 位 bits)、字 (32 位) 三种读写操作。可在系统时钟频率下进行读写操作，无须等待周期。此外，本控制器还支持奇偶校验，可对每个字节 (Byte) 的 SRAM 数据进行奇偶校验，并产生奇偶校验出错中断。

14.2 功能描述

14.2.1 RAM 地址范围

RAM 在系统映射中的地址范围如下表所示：

地址范围	大小	Memory类型
0x2000_0000 – 0x2000_1FFF	8KByte	SRAM

表 14-1 RAM 地址映射

14.2.2 读写位宽

本控制器支持 字节（8 位）、半字（16 位）、字（32 位） 三种位宽的读写操作。字节操作的地址必须按字节对齐，半字 操作的目标地址必须按半字对齐（地址最低位为 1'b0），字操作的地址必须按字对齐（地址最低两位为 2'b00）。如果读写操作的目标地址没有按照位宽规定对齐，该操作无效，并且系统会产生 Hard Fault 出错中断。

14.2.3 奇偶校验

本控制器支持 SRAM 数据的奇偶校验。当对 SRAM 写数据时，对每个字节的数据做奇偶校验，并把 1bit 校验值和 8bits 数据一起存入 SRAM 中。当对 SRAM 读数据时，控制器会读取 8bits 数据和 1bit 校验值，并做奇偶校验，如果校验出错，则置位奇偶校验出错标志位，在中断使能情况下，会产生出错中断。

注意：

- 在奇偶校验使能时，在读取 SRAM 数据前，必须初始化 SRAM，否则可能会误触发奇偶校验报警标志位或者中断。

14.3 寄存器

基地址：0x4002 0400

寄存器	偏移地址	描述
RAM_CR	0x00	控制寄存器
RAM_ERRADDR	0x04	出错地址寄存器
RAM_IFR	0x08	出错中断标志寄存器
RAM_ICLR	0x0C	出错中断标志清除寄存器

表 14-2 寄存器基地址

14.3.1 控制寄存器 (RAM_CR)

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														IE	Reser
R														RW	ved

位	标记	功能描述
31:2	Reserved	保留
1	IE	出错报警中断使能信号；1：使能报警中断，0：关闭报警中断；
0	Reserved	保留

14.3.2 奇偶校验出错地址寄存器 (RAM_ERRADDR)

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			ERRADDR												
R			R												

位	标记	功能描述
31:13	Reserved	
12:0	ERRADDR	13bits 奇偶校验出错 byte 地址; 中断标志位清除后, 该地址同时被清除;

14.3.3 出错中断标志寄存器 (RAM_IFR)

偏移地址: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															ERR
R															RO

位	标记	功能描述
31:1	Reserved	
0	ERR	奇偶校验出错标志位

14.3.4 出错中断标志清除寄存器 (RAM_ICLR)

偏移地址: 0x0C

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															ERR CLR
R															R1W0

位	标记	功能描述
31:1	Reserved	
0	ERRCLR	出错中断标志清除位; 写1: 无效, 写0: 清零

15 DMA 控制器（DMAC）

15.1 概述

DMAC（直接内存访问控制器）功能块可以不通过 CPU 高速传输数据。使用 DMAC 能提高系统性能。

DMAC 概述：

- DMAC 配有独立的总线，所以即便是在使用 CPU 总线的时候，DMAC 也可进行传输操作。
- 由 2 条通道组成，能执行 2 种相互独立的 DMA 传输。
- 可设置传输目标地址、传输源地址、传输数据大小、传输请求源以及传输模式，并能控制各通道的传输操作启动、传输的强行终止以及传输的暂停。
- 可控制所有通道批量传输的启动、强行终止及暂停。
- 多通道同时操作时，可用固定方法或循环方法选择操作通道的优先级。
- 支持使用外设中断信号的硬件 DMA 传输。
- 遵从系统总线(AHB)，支持 32 位地址空间(4GB)。

各通道功能概述：

- 可递增或固定传输源和传输目标地址。
- 具有传输源和传输目标地址重装功能（即传输完成后回到原设置值的功能）。
- 传输数据的大小可以从以下三种规格中选择：
 - 1) 传输数据宽度：（从字节/半字/字中选择）
 - 2) 设置块数：（从 1 至 16 中选择）
 - 3) 设置传输长度：（从 1 至 65536 中选择）
- 可指定是否发出传输成功完成和传输出错中断。
- 可选择以下四种传输模式：
 - 1) 软件-Block 传输
 - 2) 软件-Burst 传输
 - 3) 硬件-Block 传输
 - 4) 硬件-Burst 传输

传输模式概述:

软件传输是通过 CPU 直接指令启动 DMAC 的方法。

硬件传输是外设发出传输请求时将外设的请求信号作为 DMAC 的传输请求信号以直接启动 DMAC 的方法。外设请求可来自于 UART0/1, SPI0/1, TIM0/1/2/3/4/5/6, ADC。当这些外设有数据传输请求时, 数据可以通过当前通道预先的传输配置来实现传输, 而不用 CPU 介入。

15.2 功能框图




图 15-1 功能框图

框图说明

- DMAC

DMAC 最多配置 2 条通道。各通道执行独立传输。通道之间发生冲突时，优先级控制器控制这些通道的传输操作。

- 系统连接

DMAC 通过系统总线连接至 CPU、FLASH、RAM 以及各种外设。DMAC 自身有独立于 CPU 总线的总线，可在访问 CPU 总线时执行传输操作。通过指定各通道传输目标地址和传输源地址以进行存储器与外设之间传输数据，系统中的任何地址区

域均可访问。由于部分区域不能从 DMAC 访问，需检查内存映射。

- 硬件传输请求连接

被中断控制器（指图 15-1 中的 DRQSEL）所选择支持硬件传输的外设中断信号，可以作为发送至 CPU 的中断信号或者同时作为发送至 DMAC 的 DMA 传输请求信号。

根据硬件请求执行 DMA 传输时，通过设置 DRQSEL，连接各外设的中断信号，作为提前发给 DMAC 的传输请求信号。不支持硬件传输的外设中断信号不能作为 DMA 传输请求信号。

输入 DMAC 的 DMA 传输请求信号有 32 个。硬件传输时，DMAC 各通道从上述 32 条传输请求信号中选择 1 条信号执行操作。使用 CONFA: TRI_SEL 寄存器进行选择。详见以下表格。

IDREQ 编号	对应外设传输请求
0	SPI0 RX
1	SPI0 TX
2	SPI1 RX
3	SPI1 TX
4	ADC JRQ0 RX
5	ADC SRQ0 RX
6	/
7	/
8	UART0 RX
9	UART0 TX
10	UART1 RX
11	UART1 TX
12	/
13	/
14	/
15	/

16	/
17	/
18	TIM0 CHA
19	TIM0 CHB
20	TIM1 CHA
21	TIM1 CHB
22	TIM2 CHA
23	TIM2 CHB
24	TIM3 CHA
25	TIM3 CHB
26	TIM4 CHA
27	TIM4 CHB
28	TIM5 CHA
29	TIM5 CHB
30	TIM6 CHA
31	TIM6 CHB

表 15-1 传输请求和对应外设请求信号

- DMAC 中断

尽管图 15-1 未作说明，用于传输完成通知的中断信号连接至 NVIC。各通道有 8 个中断输出。

15.3 基本功能

本节说明各传输模式下 DMAC 的操作。为了加速各模块间的数据搬运，PCLK 要与 HCLK 同频率下，DMA 才能发挥性能优势。当 PCLK 与 HCLK 存在分频关系的话，模块 SPI、通用定时器、高级定时器不支持硬件-块和硬件-突发传输。

15.3.1 软件-块（Block）传输

本节说明软件-块传输。

图 15-2 所示为软件-块传输操作示例。示例中应用以下设置：

- 传输模式： 软件请求块传输 (ST=1, TRI_SEL[5:0]=000000, MODE=00)
- 传输源启动地址： SA(SRC_ADR=SA)
- 传输源地址控制： 可递增和重装 (FS=0, RS=1)
- 传输目标启动地址： DA(DST_ADR=DA)
- 传输目标地址控制： 不可递增和重装 (FD=0, RD=0)
- 传输数据大小： 半字（16 位），块数=2，传输长度=3 (WIDTH=01, BC=1, TC=2)
- BC/TC 重装： 可重装 (RC=1)




图 15-2 软件-块传输操作示例

通过 CPU 设置传输内容并指示启动传输后，DMAC 执行以下操作：

- 由于指定了传输数据位宽，传输以半字（16 位）执行。
- 根据传输源及传输目标的启动地址、数据位宽以及递增/固定的规定，在源地址至目的地址区域执行块数 ($=BC+1$) 传输。
- 块传输时，每完成一次块传输则产生一个传输间隔。
- DMAC 根据传输数量 ($=TC+1$)和传输块数 ($=BC+1$)执行数据传输。根据 CPU 传输请求所传输的数据量大小等于“数据位宽 (WIDTH) \times 块数 ($BC+1$) \times 传输数量 ($TC+1$)”。
- 传输完成后，DMAC 通知 CPU 传输完成。

- 如传输完成后再次指示启动传输，因传输源地址已设置为重装 (RS=1)，将从之前的传输源地址重新启动传输。如果未将传输目标地址设置为重装 (RD=0)，将从先前传输结束地址的下一地址开始传输。同样，如果指定了 BC/TC 重装，下次传输将重装与上次传输相同的块数和传输数量值。
- 传输间隔期间不执行传输，插入传输间隔的目的是防止某一条 DMAC 通道占用系统总线的访问权。如多条通道均有传输请求，DMAC 切换在传输间隔计时期间执行传输操作的通道。通过调节 BC 及 TC 的设置可控制传输间隔生成的频率。此外，传输间隔计时期间总线访问权也转至 CPU。此产品的系统总线为多层配置，带有专用于 DMA 的特殊系统总线。因此，如 CPU 与访问目标之间无冲突，CPU 操作的同时可执行传输。即使 CPU 与访问目标之间发生冲突，只要 DMAC 传输处在不同的地址段 (RAM 和外设，或 FLASH 和 RAM 等)，CPU 操作几乎不受影响。但如传输处在相同的地址段 (RAM 和 RAM 等)，CPU 性能可能会受影响，具体取决于所用块数，对此必须引起注意。

15.3.2 软件-突发 (Burst) 传输

本节说明软件-突发传输。

图 15-3 所示为软件-突发传输操作示例。示例中应用以下设置：

- 传输模式： 软件请求突发传输 (ST=1, TRI_SEL[5:0]=000000,MODE=01)
- 传输源启动地址： SA(SRC_ADR=SA)
- 传输源地址： 固定和可重装 (FS=1, RS=1)
- 传输目标启动地址： DA(DST_ADR=DA)
- 传输目标地址： 递增和不可重装 (FD=0, RD=0)
- 传输数据大小： 字 (32 位)，块数=3，传输数量=2(WIDTH=10,BC=2,TC=1)
- 传输数量重装： 重装的传输数量 (RC=1)




图 15-3 软件-突发传输操作示例

通过 CPU 设置传输内容并指示启动传输后，DMAC 执行以下操作：

- 由于指定了传输数据位宽，传输以字 (32 位) 执行。
- 根据传输源及传输目标的启动地址、数据位宽以及递增/固定的规定，在地址 SA 至地址 DA 区域执行块数 (=BC+1) 传输。由于指定了固定的传输源地址，传输源地址与传输源启动地址 (SA+0) 相同。
- 突发传输时，连续执行传输，不产生传输间隔。

- DMAC 根据传输数量 ($=TC+1$) 执行块数 ($=BC+1$) 数据传输。根据 CPU 传输请求所传输的数据大小等于"数据位宽 (WIDTH) \times 块数 (BC+1) \times 传输数量 (TC+1)。"
- 传输完成后, DMAC 通知 CPU 传输完成。

与块传输不同的是突发传输不产生传输间隔。由于受控通道占用了系统总线访问权, 该通道可作为优先通道。

15.3.3 硬件-块 (Block) 传输

本节说明硬件-块传输。

图 15-4 所示为硬件-块传输操作示例。示例中应用以下设置。其中省略了传输源及传输目标的地址设置以及传输数据位宽的设置。

- 传输模式： 硬件-块传输 (ST=0, TRI_SEL= 传输请求源的外设, MODE=00)
- 传输数据大小： 块数= 4, 传输数量= 3 (BC=3,TC=2)




图 15-4 硬件-块传输操作示例

硬件-块传输操作如下：

通过 CPU 指定传输内容，指令启动操作。DMAC 等待外设的传输请求。收到传输请求后，DMAC 执行块数 (=BC+1) 传输，然后等待下一次传输请求。等待时产生传输间隔。总共收到 (TC+1) 次传输请求，DMAC 执行 (TC+1) 次传输操作。执行的传输总数为 (BC+1) × (TC+1)。外设发出的传输请求必须与 DMAC 传输数量 (TC+1) 相匹配。完成所有传输后，DMAC 通知 CPU 传输完成。

15.3.4 硬件-突发 (Burst) 传输

本节说明硬件-突发传输。

图 15-5 所示为硬件-突发传输操作示例。示例中应用以下设置。其中省略了传输源及传输目标的地址设置以及传输数据位宽的设置。

- 传输模式： 输请求源的外设，(MODE=01)
- 传输数据大小： 块数= 4， 传输数量= 5 (BC=3,TC=4)




图 15-5 硬件-突发传输操作示例

硬件-突发传输操作如下所述：

通过 CPU 指定传输内容，指令启动操作。DMAC 等待外设的传输请求。收到第一次传输请求后，DMAC 执行通过 $(BC+1) \times (TC+1)$ 计算出的所有次数的传输。硬件-突发传输过程不产生传输间隙。完成所有传输后，DMAC 通知 CPU 传输完成。

15.3.5 通道优先级控制

如 2 个通道均有传输请求，各通道传输间隔计时期间 DMAC 切换其中要传输的通道。此时根据优先控制确定执行传输的下一条通道。可通过 PRIO 从固定优先或循环优先中选择优先控制。

固定优先模式操作 (PRIO=0)

固定优先模式下，所有接到传输请求的通道中最小编号通道优先执行传输操作。（优先顺序：CH0>CH1）

首先执行最高优先级通道的传输（CH0）。最高优先级通道在传输间隔计时期间停止传输操作时，执行第二优先通道的传输操作（CH1）。因此，第一优先通道和第二优先通道交替执行传输操作。

循环优先模式操作 (PRIO=1)

循环优先模式下，所有通道均等地执行其传输操作。

15.4 寄存器

DMAC 基地址：0x4002 1000

寄存器	偏移地址	控制通道	描述
DMAC_CONF	0x00	ALL	所有通道配置寄存器
DMAC_CONFA0	0x10	CH0	通道0配置A寄存器
DMAC_CONFB0	0x14	CH0	通道0配置B寄存器
DMAC_SRCADR0	0x18	CH0	通道0传输源地址寄存器
DMAC_DSTADR0	0x1C	CH0	通道0传输目的地址寄存器
DMAC_CONFA1	0x20	CH1	通道1配置A寄存器
DMAC_CONFB1	0x24	CH1	通道1配置B寄存器
DMAC_SRCADR1	0x28	CH1	通道1传输源地址寄存器
DMAC_DSTADR1	0x2C	CH1	通道1传输目的地址寄存器

15.4.1 DMAC_CONF

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EN	ST	Res	PRI0	HALT[3:0]				Reserved							
RW	RW	R	RW	RW				R							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															
R															

位	标记	功能描述
31	EN	<p>该位控制所有通道的使能和禁止传输操作。</p> <p>当该位置"1"时，使能所有通道的操作，每个通道按照各自设置工作。</p> <p>当该位清"0"时，所有通道操作都被禁止，直到该位重新置"1"。正在传输的通道强制停止传输。</p>
30	ST	<p>该位指示所有通道的传输状态。</p> <p>如果下列任何情况在传输中发生，DMAC 将该位置"1"。</p> <ul style="list-style-type: none"> 当"0"写入 CONF:EN 位，并且所有通道传输结束。 当除"0000"外的值写入 CONF:HALT 位，并且所有通道传输暂停。 <p>当 CONF:EN=1 和 CONF:HALT=0000 有效，并且所有的通道使能操作，DMAC 将本位清零。</p> <p>尽管本位的属性是 RW,CPU 写"1"不影响 DMAC 的操作。然而如果 CONF 寄存器需要更新而又不想改变当前位，应该首先读出这个位，然后重新写入同样的值。</p>
29	Reserved	
28	PRI0	<p>PRI0控制各个通道的传输优先级。</p> <p>当该位置 "0"，各通道优先级固定。CH0 优先级 > CH1 优先级。</p> <p>当该位置 "1"，各通道优先级采用轮询方式决定。</p>
27:24	HALT[3:0]	<p>HALT位控制所有通道的传输暂停或取消。</p> <p>当这些位设置为"0000"以外的值时，所有正在传输的通道进入暂停状态。当设置为"0000"，所有传输继续。</p> <p>即便来自外部或者外设的传输请求有效，暂停状态的通道忽略传输请求。如果是块传输和突发传输，即便暂停清除，相关的通道也不启动传输。为了完成传输过程中暂停的传输，需要在暂停取消后发动另外的传输请求。</p> <p>这些位可以用于暂停传输而不复位该通道的配置寄存器。</p>
23:0	Reserved	

15.4.2 DMAC_CONFA0、DMAC_CONFA1

偏移地址：0x10 (DMAC_CONFA0)

0x20 (DMAC_CONFA1)

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ENS	PAS	ST	TRI_SEL[5:0]					Reserved			BC[3:0]				
RW	RW	RW	RW					R			RW				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC[15:0]															
RW															

位	标记	功能描述
31	ENS	ENS 位控制单独通道的使能和禁止功能。 当该位置"1", 相关通道使能, 等待触发, 开始传输功能(CONF:EN 必须置 "1")。 如果 MSK 位 (CONFB[0]) 位置 "1", DMAC 在完成传输后清除本位, 即"0"。 当该位为"0", 相关通道禁止, 不进行数据传输。同时, 如果正好在传输过程中, 那么停止传输。 该位可用于强制停止正在传输操作的相关通道, 同时复位配置寄存器。
30	PAS	PAS 位控制各自通道的传输暂停或取消。 当该位置 "1", 相关正在传输的通道进入暂停状态。清除该位到 0, 从新开始传输。 该位清除为"0" 当通道的传输结束后。 即便外部或外设传输请求有效, 暂停状态通道忽略传输请求。如果是块传输和突发传输, 相关通道不会开始传输, 即使是清除了暂停位。为了完成暂停的传输, 在清除暂停后发送另外的传输请求。 该位可用于暂停传输而不复位相关通道的配置寄存器。
29	ST	ST 位用于产生单独通道的软件传输请求。 当该位置"1", 软件传输触发产生, 相关通道开始传输。传输完成后, DMAC 清除该位至"0"。 当该位在传输中置"0", 传输停止。
28:23	TRI_SEL[5:0]	TRI_SEL[5:0]位选择传输请求的触发源。 设置 IS[5:0]为: "000000" -- 传输触发设定为软件请求 "100000" -- SPI0 RX "100001" -- SPI0 TX "100010" -- SPI1 RX "100011" -- SPI1 TX "100100" -- ADC JRQ0 RX "100101" -- ADC SRQ0 RX "100110" -- Reserved "100111" -- Reserved

		<p>"101000" -- UART0 RX</p> <p>"101001" -- UART0 TX</p> <p>"101010" -- UART1 RX</p> <p>"101011" -- UART1 TX</p> <p>"101100" -- Reserved</p> <p>"101101" -- Reserved</p> <p>"101110" -- Reserved</p> <p>"101111" -- Reserved</p> <p>"110000" -- Reserved</p> <p>"110001" -- Reserved</p> <p>"110010" -- TIM0A</p> <p>"110011" -- TIM0B</p> <p>"110100" -- TIM1A</p> <p>"110101" -- TIM1B</p> <p>"110110" -- TIM2A</p> <p>"110111" -- TIM2B</p> <p>"111000" -- TIM3A</p> <p>"111001" -- TIM3B</p> <p>"111010" -- TIM4A</p> <p>"111011" -- TIM4B</p> <p>"111100" -- TIM5A</p> <p>"111101" -- TIM5B</p> <p>"111110" -- TIM6A</p> <p>"111111" -- TIM6B</p>
22:20	Reserved	
19:16	BC[3:0]	<p>BC[3:0]位指定块/突发传输的个数。</p> <p>设置为请求传输时，设置"0000"。</p> <p>设置"BC[3:0]=块数量 - 1"。最大允许传输的块数为 16。</p> <p>这几位在传输的工程中可以去读。通常情况，当一个源地址访问，或者一个目的地址的访问成功完成，BC[3:0] 减去 1。</p> <ul style="list-style-type: none"> - 在 CONFB:RC=1 的情况下： 传输开始时设置的值，在传输完成后重载。 - 在 CONFB:RC=0 的情况下： 成功完成传输后，该位清零，同时在传输暂停引起的传输非成功完成时，该值保持不变。
15:0	TC[15:0]	<p>TC[15:0] 位用于指定块/突发/请求传输的传输次数。</p> <p>设定值"TC = 传输数量 - 1"。最大传输数为 65536。</p> <p>传输时，这些值是可以读的。正常情况，当一次块传输完成，TC 减去 1。</p> <ul style="list-style-type: none"> - 在 CONFB:RC=1 的情况下 传输开始时设置的值，在传输完成后重载。 - 在 CONFB:RC=0 的情况下 成功完成传输后，该位清零，同时在传输暂停引起的传输非成功完成时，该值保持不变。

15.4.3 DMAC_CONFB0、DMAC_CONFB1

偏移地址：0x14 (DMAC_CONFB0)

0x24 (DMAC_CONFB1)

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		MODE[1:0]		WIDTH[1:0]		FS	FD	RC	RS	RD	ERR_IE	FIS_I E	STAT[2:0]		
RW		RW		RW		RW	RW	RW	RW	RW	RW	RW	RW		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														MSK	
R														RW	

位	标记	功能描述
31:30	Reserved	
29:28	MODE[1:0]	该位控制传输模式： 00: Block 传输（初始值） 01: Burst 传输 10: Reserved 11: Reserved
27:26	WIDTH[1:0]	该位指示传输数据的宽度： 00: 字节（8-Bit）（初始值） 01: 半字（16-Bit） 10: 字（32-Bit） 11: Reserved
25	FS	该位用于指定源地址自增或者固定： 0: 按 CONFB:WIDTH[1:0]的数据位宽自增传输源地址（初始值） 1: 固定传输源地址
24	FD	该位用于指定目的地址自增或者固定： 0: 按 CONFB:WIDTH[1:0]的数据位宽自增传输目的地址（初始值） 1: 固定传输目的地址
23	RC	该位控制CONFA:BC[3:0]和CONFA:TC[15:0]的重载功能。 当该位置”1”时, CONFA:BC[3:0]和 CONFA:TC[15:0]在传输完成后重新加载传输开始时的设定值。 0: 禁止重新加载 BC/TC 值（初始值） 1: 使能重新加载 BC/TC 值
22	RS	该位控制传输源地址的重载功能 0: 禁止重新加载传输源地址（初始值） 1: 使能重新加载传输源地址
21	RD	该位控制传输目的地址的重载功能

		<p>0: 禁止重新加载传输目的地址（初始值）</p> <p>1: 使能重新加载传输目的地址</p>
20	ERR_IE	<p>该位使能或禁止在传输未成功完成中断的产生。</p> <p>0: 禁止传输出错时产生中断（初始值）</p> <p>1: 使能传输出错时产生中断</p> <p>当该位设置为”1”时，在如下情况下，传输出错中断发出。</p> <ul style="list-style-type: none"> - 地址溢出 CONF:STAT[2:0]=”001” - 由外设发出的停止传输引起的停止，或者设置 DMAC_CONF:EN、DDMAC_CONFA:ENS 引起的禁止传输 CONF:STAT[2:0]=010 - 传输源地址访问错误 CONF:STAT[2:0]=011 - 传输目的地址访问错误 CONF:STAT[2:0]=100
19	FIS_IE	<p>该位使能或禁止传输成功完成中断的产生。</p> <p>0: 禁止传输成功完成时产生中断（初始值）</p> <p>1: 使能传输成功完成时产生中断</p> <p>当该位置”1”时，如果 CONF:STAT 在传输完成时为成功完成传输，中断发生。</p>
18:16	STAT[2:0]	<p>该位使用3-bit代码指示传输的当前状态。</p> <p>如果一个成功传输完成中断或者传输非成功完成中断发生，中断信号可以通过写“000”到该位来清除当前状态。</p> <p>000 – 初始值</p> <p>001 – 传输错误引起中止（地址溢出）</p> <p>010 – 传输停止请求引起中止（外设停止请求引起的停止或者 EB/DE 位引起的禁止传输）</p> <p>011 – 传输错误引起中止（传输源地址访问错误）</p> <p>100 – 传输错误引起中止（传输目的地地址访问错误）</p> <p>101 – 成功传输完成</p> <p>110 – 保留</p> <p>111 -- 传输暂停</p>
15:1	Reserved	
0	MSK	<p>该位用于在传输完成时，屏蔽来自 DMAC 的 EB 位(CONFA[31])清除功能。</p> <ul style="list-style-type: none"> - 如果 MSK=0， DMAC 在传输完成时清除 CONFA:ENS 位。 - 如果 MSK=1， DMAC 在传输完成时不清除 CONFA:ENS 位。这个功能允许连续传输而不需要 CPU 干预。 <p>这个功能用于硬件传输。使用这个功能时，可同时使能重载功能CONF:RC，CONF:RS和CONF:RD位。</p>

15.4.4 DMAC_SRCADR0、DMAC_SRCADR1

偏移地址：0x18 (DMAC_SRCADR0)

0x28 (DMAC_SRCADR1)

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SRCADR[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SRCADR[15:0]															
RW															

位	标记	功能描述
31:0	SRCADR[31:0]	<p>SRCADR[31:0]位指定传输源地址。</p> <p>不能设置相对于传输数据位宽 (CONF:WIDTH[1:0])非对齐的地址。传输时可读取这些位的值。</p> <ul style="list-style-type: none"> - 如果 CONF:FS="1", 传输源地址设定为固定值, 并且不会改变。 - 如果 CONF:FS="0", 且 CONF:RS="0", 传输时源地址根据 CONF:WIDTH[1:0]的数据位宽自增。如果传输成功完成, 这个值为传输完成地址的下一地址。如果传输未成功完成, 这个值为暂停时所设定的值。 - 如果 CONF:FS="0"且 CONF:RS="1", 传输时源地址根据 CONF:WIDTH[1:0]的数据位宽自增。传输完成后, 传输开始时设定的源地址重新加载到本寄存器位中。

15.4.5 DMAC_DSTADR0、DMAC_DSTADR1

偏移地址：0x1C (DMAC_DSTADR0)

0x2C (DMAC_DSTADR1)

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DSTADR[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DSTADR[15:0]															
RW															

位	符号	描述
31:0	DSTADR[31:0]	<p>DSTADR[31:0] 位指定传输目的地址。</p> <p>不能设置相对于传输数据位宽 (CONFB:WIDTH[1:0])非对齐的地址。传输时可读取这些位的值。</p> <ul style="list-style-type: none"> - 如果 CONFB:FD="1", 传输目的地址设置为固定地址, 并且不改变。 - 如果 CONFB:FD="0", 且 CONFB:RD="0", 传输时目的地址根据 CONFB:WIDTH[1:0]的数据位宽自增。如果传输成功完成, 这个值为传输完成地址的下一地址。如果传输未成功完成, 这个值为暂停时所设定的值。 - 如果 CONFB:FD="0" 且 CONFB:RD="1", 传输时目的地址根据 CONFB:WIDTH[1:0]的数据位宽自增。传输完成后, 传输开始时设定的目的地址重新加载到本寄存器位中。

16 通用定时器（TIM0/1/2/3）

16.1 通用定时器简介

TIM0/1/2 是分别由 1 个计数单元和 2 个比较单元组成的定时器。每个定时器支持 2 个独立 PWM 输出或 1 对互补 PWM 输出和 1 个独立 PWM 输出。支持 2 个捕获输入。

TIM0/1/2 可以组成 3 对互补 PWM 输出。

TIM3 是由 1 个计数单元和 6 个比较单元组成的定时器，支持 6 个独立 PWM 输出或 3 对互补 PWM 输出。支持 6 个捕获输入。

使用定时器预分频、系统预分频器和系统时钟选择，可灵活的调整脉冲宽度和波形周期；可以方便的测量脉冲宽度。

16.1.1 基本特性(TIM0/1/2)

- 2 路独立 PWM 输出 CHA,CHB,
- 1 路互补 PWM 输出（CHA,CHB）+1 路独立 PWM 输出（gate）
- 1 路互补 PWM 输出（CHA,CHB）+1 路捕获功能(gate)
- 最多 2 路捕获输入
- 脉冲宽度测量
- 死区控制
- 刹车控制
- 边沿对齐、对称中心对齐与非对称中心对齐 PWM 输出
- 正交编码计数功能
- 单脉冲模式
- 外部计数功能
- DMA 触发




图 16-1 TIM0/1/2 框图

16.1.2 基本特性(TIM3)

- 6 路独立 PWM 输出 CH0A,CH0B, CH1A,CH1B, CH2A,CH2B
- 3 路互补 PWM 输出 (CHxA,CHxB) +1 路独立 PWM 输出 (gate)
- 3 路互补 PWM 输出 (CHxA,CHxB) +1 路捕获功能(gate)
- 最多 6 路捕获输入
- 脉冲宽度测量
- 死区控制
- 刹车控制
- 边沿对齐、对称中心对齐与非对称中心对齐 PWM 输出
- 正交编码计数功能
- 单脉冲模式
- 外部计数功能
- DMA 触发




图 16-2 TIM3 框图

16.2 Timer 功能描述

16.2.1 定时计数器

可编程通用定时器的主要模块是一个 16 位计数器及其相关的自动重载寄存器。计数器可递增计数、递减计数或交替进行递增和递减计数。计数器的时钟可通过预分频器进行分频。

计数器、自动重载寄存器和预分频器寄存器可通过软件进行读写。即使在计数器运行时也可执行读写操作。

16.2.2 定时器预除频

使用 PCLK 做为 Timer 定时器时钟时，可以使用预分频。预分频设置如下：

PRS	000	001	010	011	100	101	110	111
分频比	1	2	4	8	16	32	64	256

预分频器没有预装载缓存，因此对预分频进行更改，预分频将会立刻生效。

16.2.3 模式 0 计数定时器功能

这种模式下，计数器向上计数。计数器支持两种计数模式，重载模式与自由计数模式，可以选择外部时钟 ETR 计数或系统时钟计数。门控 Gate 可以控制计数屏蔽。计数到最大值溢出产生中断。翻转输出端口 CHA,CHB，这种模式下 CHA,CHB 反相。

重载模式计数范围从 ARR 向上计数到 0xFFFF 溢出，然后从 ARR 再开始计数，计数周期为 0Xfff-ARR+1；自由计数模式从设置计数值计数到 0xFFFFFFFF 后溢出，溢出后计数值从 0x0 重新开始计数。

计数器可用通过外部门控功能控制计数器是否计数。控制关系如下

M0CR.GATE	M0CR.GATEP	端口 GATE 输入	M0CR.CTEN	计数器
x	x	x	0	不计数
0	x	x	1	计数
1	0	高电平	1	计数
1	0	低电平	1	不计数

1	1	高电平	1	不计数
1	1	低电平	1	计数

16.2.3.1 功能框图




图 16-3 自由计数框图




图 16-4 重载计数波形

16.2.3.2 计数波形




图 16-5 16位重载计数波形




图 16-6 32位自由计数波形

16.2.3.3 计数功能

计数功能用于测定某个事件发生的次数。在计数功能中，计数器在每个相应的输入时钟的下降沿累加一次。输入信号被内部的 Pclk 采样，因此外部输入时钟频率不能超过系统的 Pclk 时钟。计数到最大值会溢出并且产生中断。中断标志需要软件清除。

16.2.3.4 定时功能

定时功能用于产生间隔定时。在定时功能中，定时器有预除频，定时器在每个预除频的一个时钟累加一次，计数到最大值会溢出并且产生中断。中断标志需要软件清除。

16.2.3.5 时序图




图 16-7 自由计数时序图




图 16-8 重载计数时序图 (预分频设置为2)

16.2.3.6 Buzzer 功能

通过定时器的翻转输出功能可以实现驱动 Buzzer 的功能。使用 toggle 输出需要使能 DTR.MOE 控制位。设置 CR.TOG_EN 为 0 可以同时设置端口 CHA,CHB 输出为 0。在计数时钟为 4M 情况下 Buzzer 输出不同频率的 timer 重载模式配置如下：

Buzzer 频率	计数器周期	计数器计数值	计数器重载值	CNTL 初始值	CNTH 重载值
1000Hz	0.5ms	2000	63536	0XF830	0XF830
2000Hz	0.25ms	1000	64536	0XFC18	0XFC18
4000Hz	0.125ms	500	65036	0XFE0C	0XFE0C

16.2.3.7 设置示例

重载定时器设置

1. 设置定时器模式 M0CR.MODE=0
2. 设置装载值 ARR
3. 设置计数器初值 CNT
4. 清除中断标志
5. 使能中断 M0CR.UIE
6. 使能重载模式 M0CR.MD
7. 开启定时器 M0CR.CTEN

门控外部时钟自由计数设置

1. 设置定时器模式 M0CR.MODE=0
2. 设置计数器初值 CNT
3. 使能门控功能 M0CR.GATE
4. 选择门控有效电平 M0CR.GATEP
5. 清除中断标志
6. 使能中断 M0CR.UIE
7. 使能外部时钟模式 M0CR.CT
8. 开启定时器 M0CR.CTEN

BUZZER 输出控制

1. 根据输出频率设置合适的 ARR 值
2. 设置定时器为重载模式，参考 0
3. 使能输出使能 DTR.MOE
4. 启动另外一个定时器控制 M0CR.TOGEN 实现频率的间隔输出。

16.2.4 模式 1 脉宽测量 PWC

这种模式下可以自动测量输入脉冲的高电平低电平或者周期宽度。

第一个有效边沿计数器初始化为 0x0001，第二个有效边沿将停止计数，并将当前计数值存入 CMAR，并且产生捕获中断 CAF，如果计数器发生溢出，会产生溢出标志。设置溢出中断使能会产生溢出中断。

M1CR.edg1st	0	0	1	1
M1CR.edg2nd	0	1	0	1
脉宽测量	上沿~上沿 周期宽度	上沿~下沿 高电平宽度	下沿~上沿 低电平宽度	下沿~下沿 周期宽度

周期测量时，会间隔一个周期测量一个周期。

16.2.4.1 PWC 功能框图




图 16-9 PWC测量框图

MSCR.TS	<p>触发选择</p> <p>000: 端口ETR的滤波相位选择后的信号ETFP ;</p> <p>001: 内部互联信号 ITR0</p> <p>010: 内部互联信号 ITR1;</p> <p>011: 内部互联信号 ITR2;</p> <p>100: 内部互联信号 ITR3;</p> <p>101: 无效</p> <p>110: 端口CH0A的滤波后的信号IAFP (极性选择在脉宽测量模式下无效)</p> <p>111: 端口CH0B的滤波后的信号IBFP (极性选择在脉宽测量模式下无效)</p>
---------	--

16.2.4.2 PWC 波形测量时序图




图 16-10 高电平脉冲宽度测量




图 16-11 下降沿到下降沿周期测量




图 16-12 上升沿到上升沿周期测量

通过寄存 MSCR.TS 选择测量信号源。

- 000 ETFP: ETR 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向
- 001 ITR0: Timer 内部互联信号 0, 其他 timer 的 TRGO 输出
- 010 ITR1: Timer 内部互联信号 1, 其他 timer 的 TRGO 输出
- 011 ITR2: Timer 内部互联信号 2, 其他 timer 的 TRGO 输出
- 100 ITR3: Timer 内部互联信号 3, 其他 timer 的 TRGO 输出
- 101 IA0ED: 无效
- 110 IAFP: CH0A 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向
- 111 IBFP: CH0B 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向

	ITR0	ITR1	ITR2	ITR3
Timer0	-	TIM1_TRGO	TIM2_TRGO	TIM3_TRGO
Timer1	TIM0_TRGO	-	TIM2_TRGO	TIM3_TRGO
Timer2	TIM0_TRGO	TIM1_TRGO	-	TIM3_TRGO
Timer3	TIM0_TRGO	TIM1_TRGO	TIM2_TRGO	-

注: 关于 TRGO 输出参考寄存器描述

16.2.4.3 PWC 单次触发模式

设置 M1CR.ONESHOT=1 可以设置 PWC 单次测量，测量完成后 CTEN 将被清除。




图 16-13 上升沿到上升沿周期测量单次模式

16.2.4.1 设置示例

脉冲低电平测量设置

1. 设置为脉冲测量模式 M1CR.MODE=1
2. 设置 MSCR.TS 选择测量的信号
3. 设置 M1CR.edg2dn=0,M1CR.edg1st=1 选择测量低电平
4. 清除中断标志
5. 使能溢出中断 M1CR.UIE
6. 使能测量结束中断 CR0.CIEA
7. 使能定时器 M1CR.CTEN
8. 中断服务程序中读取 CCR0A 及溢出次数并清除中断标志
9. 等待下次测量

脉冲高电平单次测量设置

1. 设置为脉冲测量模式 M1CR.MODE=1
2. 设置 MSCR.TS 选择测量的信号
3. 设置脉冲单次测量模式 M1CR.ONESHOT=1
4. 设置 M1CR.edg2dn=1, M1CR.edg1st=0 选择测量低电平
5. 清除中断标志

6. 使能溢出中断 M1CR.UIE
7. 使能测量结束中断 CR0.CIEA
8. 使能定时器 M1CR.CTEN
9. 中断服务程序中读取 CCR0A 及溢出次数并清除中断标志
10. 测量结束

16.2.5 模式 2/3 比较捕获模式

16.2.5.1 计数器




图 16-14 计数器框图

计数器主要部分是一个 16 位计数器与相关的自动装载寄存器。这个计数器可以向上计数（模式 2），向下计数（模式 2）或向上向下双向计数（模式 3）。计数器的时钟可以由预分频器 PRS 分频得到，也可以选择 ETR 输入外部时钟或者通过 MSCR.TS 选择的外部输入信号和内部互联信号。

- 计数器基本单元包括：
- 计数器寄存器 CNT
- 预分频寄存器 CR.PRS
- 自动装载寄存器 ARR
- 重复次数寄存器 RCR
- 时钟选择控制寄存器 FLT,CR0,MSCR,CR

自动装载寄存器具有缓存功能，计数器产生事件更新后重载值从缓存寄存器更新到计数器。当计数器停止状态或者缓存功能关闭状态，自动装载寄存器立刻更新到缓存寄存器。当定时器处于运行状态并行缓存功能有效时，写入到自动装载寄存器的值不会立刻更新到缓存寄存器，当事件更新后才有自动装载寄存器更新到缓存寄存器。

时钟选择及门控功能，触发功能，复位功能参考模式 2/3 从模式章节。

16.2.5.2 计数器波形

模式 2 为锯齿波计数波形，通过设置 CR.DIR 可以更改计数方向。

设置 CR.DIR 为 0 时，计数器为递增计数模式，这种模式下，计数器从 0 计数到自动重载值 (TIMx_ARR)，然后重新从 0 开始计数并生成计数器上溢事件。如果使用重复计数器，则当递增计数的重复次数达到重复计数器寄存器中编程的次数加一次 (TIMx_RCR+1) 后，将生成更新事件 (UEV)。否则，将在每次计数器上溢时产生更新事件。

将 TIMx_CR 寄存器的 UG 位置 1 (通过软件或使用从模式控制器) 时，也将产生更新事件。

发生更新事件时，将更新所有寄存器且将更新标志 (TIMx_IFR 寄存器中的 UIF 位) 置 1 (取决于 URS 位)：

- 自动重载缓存值将以 ARR 寄存器值进行更新
- 比较缓存值将以比较寄存器 CCRxy 进行更新

以下图示显示 ARR=0X2C 时不同计数方向的计数器波形




图 16-15 无预分频的向上计数

计数溢出周期时钟个数为 ARR+1，




图 16-16 带预分频的上计数




图 16-17 不带预分频的下计数




图 16-18 带预分频的下计数




图 16-19 带预分频的上下计数




图 16-20 边沿对齐计数器波形(DIR =1)




图 16-21 边沿对齐计时器波形(DIR =0)

模式 3 为三角波计数波形，计数方向控制位只读，不可以更改计数方向。

中心对齐（三角波）模式下 CR.DIR 方向位是只读的。写值无效。从其他模式切换到中心对齐模式 DIR 自动清 0。




图 16-22 中心对齐计数器波形

16.2.5.3 重复计数

重复计数器使用计数器的溢出进行向下计数。计数到 0 时，即计数器发生重复寄存器设置的值加一次溢出时。当缓存寄存器使能时，周期重载寄存器更新到周期缓存寄存器。比较模式下比较寄存的值更新到比较缓存寄存中。

重复计数器在下面条件成立时递减

- 上计数模式下每次计数器溢出时
- 下计数模式下每次计数器下溢时
- 三角波模式下每次上溢出和每次下溢出时




图 16-23 重复计数器产生更新时序

除了上下溢出通过重复计数器可以产生事件更新 UEV 外,还可以通过写寄存器 CR.UG 产生软件及从模式复位事件更新 UEV; 这时需要配置 CR.URS。

16.2.5.4 数据缓存

自动重载数据 ARR 与比较寄存器都可以配置缓存功能,当缓存功能有效时,当发生 UEV 事件更新时,写入的周期值 ARR 与比较值 CCR 才会生效。

自动重载值在不同计数模式下的更新时序图如下




图 16-24 三角波模式下缓存使能




图 16-25 角波模式下缓存无效




图 16-26 锯齿波模式下上计数缓存使能




图 16-27 锯齿波模式下上计数缓存无效




图 16-28 锯齿波模式下计数缓存使能




图 16-29 锯齿波模式下计数缓存无效

在三角波模式与锯齿波上计数模式时，如果缓存不使能，更改的 ARR 时，当前计数器的值要小于要更改的 ARR 周期值，否则当前周期会计数到 0XFFFF。

比较缓存与周期缓存更新状态一致，这里不一一列出时序图。




图 16-30 锯齿波模式下计数比较缓存使能

16.2.5.5 比较输出 OCREF

比较输出 OCREFA 可以配置为单点比较，使用比较寄存器 CCRA 控制 OCREFA 的输出；OCREFA 的比较输出也可以配置为双点比较，使用比较寄存器 CCRA,CCRB 一起控制 OCREFA 的比较输出。

OCREFB 的比较输出只能使用单点比较，使用比较寄存器 CCRB 控制 OCREFB 的比较输出。




图 16-31 OCREF 输出框图

OCREF 输出使用 OCMx 选择

- 000: 强制为 0
- 001: 强制为 1
- 010: 比较匹配时强制为 0
- 011: 比较匹配时强制为 1
- 100: 比较匹配时翻转
- 101: 比较匹配时输出一个计数周期的高电平
- 110: PWM 模式 1

单点比较:

上计数时 $CNT < CCR_{xy}$ 输出高，下计数时 $CNT > CCR_{xy}$ 输出为低电平

双点比较：

- 1) 锯齿波上计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为低电平
- 2) 锯齿波下计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为高电平
- 3) 三角波上计数 $CNT < CCR_{xA}$ 输出高，下计数 $CNT > CCR_{xB}$ 为低电平

111: PWM 模式 2

单点比较：

上计数时 $CNT < CCR_{xy}$ 输出低，下计数时 $CNT > CCR_{xy}$ 输出为高 电平

双点比较：

- 1) 锯齿波上计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为高电平
- 2) 锯齿波下计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为低电平
- 3) 三角波上计数 $CNT < CCR_{xA}$ 输出低，下计数 $CNT > CCR_{xB}$ 为高电平

注：强制输出有高优先级，当强制输出有效时，互补输出控制无效。




图 16-32 锯齿波计数单点比较OCREF 输出波形 (OCM_x=111)




图 16-33 三角波计数单点比较 OCREF 输出波形 (OCMx=111)




图 16-34 锯齿波计数双点比较 OCREF 输出 (OCMx=111)




图 16-35 三角波计数双点比较 OCREF 输出 (OCMx=111)

16.2.5.6 独立 PWM 输出

由 OCREFA 控制 CHA 的输出，OCREFB 控制 CHB 的输出。通过 CRCHx.CCPA, CRCHx.CCPB 可以控制 CHA, CHB 输出的反向。




图 16-36 独立 PWM 输出框图

PWM 输出与 OCREF 关系




图 16-37 CCPx=0时PWM输出波形




图 16-38 CCPx=1 时 PWM 输出波形

16.2.5.7 互补 PWM 输出

由 OCREFA 控制 CHA 的输出，OCREFA 同时控制 CHB 的输出。比较寄存器 CCRxB 可以作为专用比较控制 ADC 触发。




图 16-39 互补 PWM 输出框图




图 16-40 互补 PWM 输出波形图

16.2.5.8 有死区的 PWM 输出

在互补 PWM 输出模式下可以设置死区功能。





图 16-41 互补PWM输出波形图

死区时间使用 8 位 DTR 控制，死区时间 dt 与 DTR 的关系如下

DTR[7]=0	$T=DTR[6:0]+2$	2-129	step=1
DTR[7:6]=10	$T=\{DTR[5:0]+64\}*2+2$	130-256	step=2
DTR[7:5]=110	$T=\{DTR[4:0]+32\}*8+2$	258-506	step=8
DTR[7:5]=111	$T=\{DTR[4:0]+32\}*16+2$	514-1010	step=16



100M clock 死区时间由2.56us调整为10.1us

图 16-42 死区时间

16.2.5.9 单脉冲输出

单脉冲模式 (ONE SHOT) 是上述 PWM 模式的一个特例。在这种模式下，计数器可以在一个激励信号的触发下启动，并可在一段可编程的延时后产生一个脉宽可编程的脉冲。

可以通过从模式控制器启动计数器。可以在输出比较模式或 PWM 模式下生成波形。将

TIMx_M23CR 寄存器中的 ONESHOT 位置 1，即可选择单脉冲模式。这样，发生下一更新事件 UEV 时，计数器将自动停止。

单脉冲模式在锯齿波下计数模式计数器初值不要设置为 0,上计数模式计数值不要设置到大于等于 ARR。

只有当比较值与计数器初始值不同时，才能正确产生输出脉冲。启动前（定时器等待触发时），必须进行如下配置：

- 递增计数时： $CNT < CCR_{xy} \cong ARR$ （特别注意， $0 < CCR_{xy}$ ），
- 递减计数时： $CNT > CCR_{xy}$ 。




图 16-43 三角波模式单脉冲计数




图 16-44 锯齿波上计数单脉冲模式




图 16-45 锯齿波下计数单脉冲模式

16.2.5.10 比较中断

锯齿波比较匹配会将 IFR 寄存器相应的标志置 1，如果中断使能 CRCHx.CIEy (x=0,1,2;y=A,B)将会触发中断。

三角波比较匹配可单独选择上升计数比较匹配，下降计数比较匹配或者两者比较都匹配。

比较 A 比较匹配当计数值与 CCRxA 相等时，统一使用 CR.CIS 控制。

CR.CIS=2'b00 时 比较匹配无输出

CR.CIS=2'b01 时 上计数时比较匹配

CR.CIS=2'b10 时 下计数时比较匹配

CR.CIS=2'b11 时 上下计数时比较都匹配

比较 B 比较匹配当计数值与 CCRxB 相等时，不同通道可以使用 CRCHx.CISB 单独控制。

CRCHx.CISB=2'b00 时 通道 x 比较匹配无输出

CRCHx.CISB=2'b01 时 通道 x 上计数时比较匹配

CRCHx.CISB=2'b10 时 通道 x 下计数时比较匹配

CRCHx.CISB=2'b11 时 通道 x 上下计数时比较都匹配

B 通道比较匹配单独控制为了更灵活的触发 ADC。详见 Timer 触发 ADC 章节。




图 16-46 中断示意图

16.2.5.11 捕获输入

CR.MODE=2/3

在三角波计数或者锯齿波计数模式下都可以设置捕获功能，可以设置捕获的电平边沿，当发生捕获时捕获的值存入比较捕获寄存器并产出捕获中断。

每个通道的比较捕获功能可以单独设置，通过寄存器 CRCHx.CSA/CSB 选择。

每个通道的捕获边沿可以单独设置，通过寄存器 CRCHx.CFy/CRy(x=0/1/2;y=A/B)选择捕获触发的边沿。

当捕获发生后捕获标志未清除前再次发生捕获动作，会产生捕获数据覆盖标志。

定时器未启动时如果有效的捕获边沿也会产生捕获标志及捕获动作。




图 16-47 捕获功能框图




图 16-48 捕获时序图

CH0A 的捕获输入通过 MSCR.IA0S 选择 CH0A 输入还是 CH0A, CH1A, CH2A 的异或输入。

IA0S	0	1
Timer0/1/2	CHA0	CHA0 ETR GATE异或输入
Timer3	CHA0	CHA0 CHA CHA2异或输入




图 16-49 CHA 端口选择

CH0B 的捕获输入通过 MSCR.IB0S 选择 CH0B 输入还是内容 MSCR.TS 选择的信号。

IB0S	0	1																		
Timer0/1/2/3	CHB0	内部触发MSCR.TS选择信号																		
		<table border="1"> <thead> <tr> <th>MSCR.TS</th> <th>通道B捕获输入</th> </tr> </thead> <tbody> <tr> <td>000</td> <td>ETR 滤波相位选择输出信号，滤波相位选择可配</td> </tr> <tr> <td>001</td> <td>内部互联ITR0</td> </tr> <tr> <td>010</td> <td>内部互联ITR1</td> </tr> <tr> <td>011</td> <td>内部互联ITR2</td> </tr> <tr> <td>100</td> <td>内部互联ITR3</td> </tr> <tr> <td>101</td> <td>CH0A 边沿</td> </tr> <tr> <td>110</td> <td>CH0A 滤波输出信号，滤波功能可配</td> </tr> <tr> <td>111</td> <td>CH0B 滤波输出信号，滤波功能可配</td> </tr> </tbody> </table>	MSCR.TS	通道B捕获输入	000	ETR 滤波相位选择输出信号，滤波相位选择可配	001	内部互联ITR0	010	内部互联ITR1	011	内部互联ITR2	100	内部互联ITR3	101	CH0A 边沿	110	CH0A 滤波输出信号，滤波功能可配	111	CH0B 滤波输出信号，滤波功能可配
		MSCR.TS	通道B捕获输入																	
		000	ETR 滤波相位选择输出信号，滤波相位选择可配																	
		001	内部互联ITR0																	
		010	内部互联ITR1																	
		011	内部互联ITR2																	
		100	内部互联ITR3																	
		101	CH0A 边沿																	
110	CH0A 滤波输出信号，滤波功能可配																			
111	CH0B 滤波输出信号，滤波功能可配																			




图 16-50 CHB 端口选择

Gates 信号为选择 PWM 互补输出功能生成的信号，当 PWM 互补输出时，比较捕获寄存器 CCR0B 没有使用，自动切换到使用 GATE 作为捕获/比较输出。

16.2.5.12 设置示例

边沿对齐独立 PWM 输出设置

1. 设置模式 CR.MODE=2
2. 设置锯齿波计数方向 CR.DIR
3. 设置 PWM 周期值 ARR
4. 设置计数器初值（初值必须小于周期值）
5. 设置 PWM 比较值 CCRxA,CCRxB
6. 设置 PWM 输出比较模式 FLT.OCMA FLT.OCMB 为 6 或 7
7. 清除相关中断标志
8. 使能相应的中断
9. 设置输出极性 FLT.CCPAx FLT.CCPBx
10. 使能输出 DTR.MOE
11. 使能定时器 CR.CTEN

中心对齐互补 PWM 输出设置

1. 设置模式 CR.MODE=3
2. 设置互补输出 CR.COMP
3. 设置 PWM 周期值 ARR
4. 设置计数器初值（初值必须小于周期值）
5. 设置 PWM 比较值 CCRxA(CCRxB 不需要设置，PWM 输出与这个寄存器无关)
6. 设置 PWM 输出比较模式 FLT.OCMA FLT.OCMB 为 6 或 7
7. 清除相关中断标志
8. 使能相应的中断
9. 设置输出极性 FLT.CCPAx FLT.CCPBx
10. 使能输出 DTR.MOE
11. 使能定时器 CR.CTEN

三角波非中心对齐带死区互补 PWM 输出设置

1. 设置模式 CR.MODE=3
2. 设置互补输出 CR.COMP
3. 设置两个比较使能 CR.PWM2S
4. 设置 PWM 周期值 ARR
5. 设置计数器初值（初值必须小于周期值）
6. 设置 PWM 比较值 CCRxA,CCRxB,上计数比较点为 CCRxA,下计数比较点为 CCRxB
7. 设置 PWM 输出比较模式 FLT.OCMA FLT.OCMB 为 6 或 7
8. 清除相关中断标志
9. 使能相应的中断
10. 设置输出极性 FLT.CCPAx FLT.CCPBx
11. 设置死区使能 DTR.DTEN
12. 设置死区时间 DTR.DT
13. 使能输出 DTR.MOE
14. 使能定时器 CR.CTEN

捕获功能设置

设置 CH0B 为上升沿捕获功能

1. 选择计数器计数方式，设置 mode=2
2. 选择 CH0B 为捕获模式 CRCHx.CSB=1
3. 根据需要进行输入滤波 FLT.FLTB0
4. 选择捕获的边沿 CRCHx.CRB=1
5. 设置 ARR 改变周期值
6. 启动定时器 CR.CTEN
7. 清除相关中断标志
8. 清除捕获标志，使能相应中断
9. 查询到捕获标志后，读取 CCR0B 获得捕获值

注：定时器未启动时如果有效的捕获边沿也会产生捕获标志及捕获动作。

互补 PWM 输出时使用 GATE 作为 PWM 输出功能

1. 设置为 PWM 互补输出模式，参考“中心对齐互补 PWM 输出设置”
2. 设置 CCR0B 设置 GATE PWM 比较值
3. 设置 FLT.OCMB0=6/7 设置 PWM 输出模式
4. 使能 PWM 输出 DTR.MOE

互补 PWM 输出时使用 GATE 下降沿作为捕获输入功能

1. 设置为 PWM 互补输出模式，参考“中心对齐互补 PWM 输出设置”
2. 设置 GATE 作为捕获输入 CR.CSG
3. 选择 GATE 捕获输入边沿设置 CR.CFG(GATE 作为捕获输入 B 通道滤波设置无效)
4. 启动定时器 CR.CTEN
5. 清除相关中断标志
6. 清除捕获标志，使能相应中断
7. 查询到捕获标志后，读取 CCR0B 获得捕获值

16.2.6 模式 2/3 从模式

定时器能够在多种模式下和一个外部的触发同步：复位模式、门控模式和触发模式。




图 16-51 从模式示意图

从模式功能选择通过 MSCR.SMS 选择：

MSCR.SMS	从模式功能选择 001: 复位功能; 010: 触发模式; 111: 门控功能
MSCR.TS	触发选择 000: 端口ETR的滤波相位选择后的信号ETFP, 滤波功能可配置 001: 内部互联信号 ITR0 010: 内部互联信号 ITR1; 011: 内部互联信号 ITR2; 100: 内部互联信号 ITR3; 101: 端口CH0A的边沿信号; 110: 端口CH0A的滤波相位选择后的信号IAFP, 滤波功能可配置 111: 端口CH0B的滤波相位选择后的信号IBFP, 滤波功能可配置

16.2.6.1 门控计数

按照选中的输入端电平使能计数器。在如下的例子中，计数器只在 CH0A 为低电平时向上计数：

- 配置通道 CH0A 以检测 CH0A 上的低电平。配置输入滤波器带宽(本例中，不需要滤波，所以保持 FLT.FLTA0=000)。置 FLTR 寄存器中 CCPA0=1 以确定极性(只检测低电平)。
- 置 SMCR 寄存器中 SMS=111, 配置定时器为门控模式; 置 SMCR 寄存器中 TS=110, 选择 CH0A 作为输入源。
- 置 CR 寄存器中 CTEN=1, 启动计数器。在门控模式下，如果 CTEN=0, 则计数器不能启动，不论触发输入电平如何。只要 CH0A 为低，计数器开始依据内部时钟计数，一旦 CH0A 变高则停止计数。




图 16-52 门控功能

16.2.6.2 触发功能

使用外部触发（CH0A、CH0B、ETR）可以使定时器同步启动，使用定时器内部互联信号结合 MSCR.MSM 也可以配置定时器同步启动。触发信号为输入信号的上升沿。也可以使用软件写 CR.TG 启动软件触发功能。

输入端上选中的事件使能计数器。在下面的例子中，计数器在 CH0B 输入的上升沿开始向上计数：

- 配置通道 CH0B 检测 CH0B 的上升沿。配置输入滤波器带宽(本例中，不需要任何滤波器，保持 FLT.FLTB0=000)。设 FLTR 寄存器中 CCPB0=0 以确定极性(不反向)。
- 置 SMCR 寄存器中 SMS=010，配置定时器为触发模式；置 SMCR 寄存器中 TS=111，选择 CH0B 作为输入源。当 CH0B 出现一个上升沿时，计数器开始在内部时钟驱动下计数，同时设置 TIF 标志。CH0B 上升沿和计数器启动计数之间的延时，取决于 CH0B 输入端的重同步电路。

注意：如果使用下降沿触发，先选择触发极性，然后再选择模式，否则会产生误触发。

16.2.6.3 复位计数

在发生一个触发输入事件时，计数器和它的预分频器能够重新被初始化；同时，如果 CR 寄存器的 URS 位为低，还产生一个更新事件 UEV；然后所有的预装载寄存器(ARR，CCR_x)都被更新了。




图 16-53 触发和复位功能

16.2.7 正交编码计数功能

MSCR.SMS=4/5/6，对应正交编码模式的模式 1/2/3。这时计数器根据 IAFP, IBFP 的相位关系进行编码计数。IAFP, IBFP 为端口输入 CH0A, CH0B 的滤波相位选择的信号。模式 1 使用 CH0A 的边沿计数。模式 2 使用 CH0B 的边沿计数。模式 3 使用 CH0A, CH0B 的边沿都计数。

为了保证计数相位的正确性，需要保证 A/B 输入的相位大于一个 PCLK 脉冲宽度的相位差，A/B 输入脉冲宽度需要大于两个 PCLK 脉冲宽度。

			IAFP		IBFP	
	IBFP	IAFP	Rising	falling	Rising	falling
MOD1	High		Down	Up	-	-
	Low		up	Down	-	-
MOD2		High	-	-	up	Down
		Low	-	-	Down	Up
MOD3	High	High	Down	Up	up	Down
	Low	Low	up	Down	Down	Up

CHAF/CHBF 为端口 CH0A/CH0B 滤波的信号，IAFP/IBFP 为端口滤波相位选择后的信号。





图 16-54 编码计数

16.2.8 Timer 触发 ADC

CCMR0A,CCMR1A,CCMR2A 比较匹配可以配置触发 ADC,中心对齐 PWM 时只能通过控制寄存器 CR.CIS 可以选择在上升匹配触发或者下降匹配触发。

CCMR0B,CCMR1B,CCMR2B 比较匹配可以配置触发 ADC,中心对齐 PWM 时,可以通过寄存器 CRx.CISB 分别控制三个匹配触发点(上升,下降,上升下降)。




图 16-55 ADC 触发

互补 PWM 输出时 B 比较作为 ADC 触发功能

1. 设置为 PWM 互补输出模式,参考“中心对齐互补 PWM 输出设置”
2. 设置 CCRxB 设置 ADC 触发比较点
3. 设置 CRCHx.CISB 选择上计数下计数比较匹配(锯齿波不需要选择)
4. 选择 ADC 触发比较的源 ADTR
5. 使能 ADC 触发 ADTR.ADTE

16.2.9 刹车控制

VC 比较输出可以控制刹车功能，外部 BK 端口输入可控制刹车，系统 fail 可以控制刹车功能。通过 CR.BG 可以实现软件刹车功能，控制输出端口到设定的状态。

两通道的输出的 Tim0/1/2 可以选择使用 Tim0 的刹车端口控制 TIM1/2 的刹车功能，也可以使用各自的刹车输入控制各自的刹车功能。当 DTR.BKSEL 设置为 1 时，TIM1/2 共用 TIM0 的刹车输入。

16.2.10 Timer 互联

TRGO 输出信号可以连接到其他定时器的 ITR 信号。连接关系如下：

	ITR0	ITR1	ITR2	ITR3
Timer0	-	TIM1_TRGO	TIM2_TRGO	TIM3_TRGO
Timer1	TIM0_TRGO	-	TIM2_TRGO	TIM3_TRGO
Timer2	TIM0_TRGO	TIM1_TRGO	-	TIM3_TRGO
Timer3	TIM0_TRGO	TIM1_TRGO	TIM2_TRGO	-

定时器 TIM0/1/2 同时启动 PWM 输出设置（使用 TIM0 的 CTEN 触发 TIM1/2）示例

1. 参考 PWM 输出设置，设置定时器 0/1/2 的脉冲调整输出
2. 设置 TIM0 为主模式 MSCR.MSM=1
3. 设置 TIM0 的 CTEN 触发另外两个定时器 MSCR.MMS=1
4. 保持 TIM1/2 的 MSCR.MSM=0
5. 设置 TIM1/2 为触发模式 MSCR.SMS=2
6. 选择 TIM1/2 的触发源为 TIM0 的 TRGO, MSCR.TS=1
7. 最后使能定时器 TIM0，启动定时器 CR.CTEN=1

定时器 TIM0/1/2 同时启动 PWM 输出设置（使用 TIM1 的 UG 触发 TIM0/2）示例

1. 参考 PWM 输出设置，设置定时器 0/1/2 的脉冲调整输出
2. 设置 TIM1 为触发主模式 MSCR.MSM=1
3. 设置 TIM1 的 UG 触发另外两个定时器 MSCR.MMS=0

4. 保持 TIM0/2 的 MSCR.MSM=0
5. 设置 TIM0/2 为触发模式 MSCR.SMS=2
6. 选择 TIM0/2 的触发源为 TIM0 的 TRGO, MSCR.TS=2
7. 最后使能定时器 TIM1, 启动定时器 CR.UG=1

16.2.11 GATE 输入互联

GATE 输入可以从端口通过 PX_SEL 选择直接输入, 也可通过端口功能寄存器 GPIO_TIMGS 选择可以连通到其他模块或端口。

当 TIMx_G=0x0 时, 门控 GATE 输入为 PX_SEL 选择的端口输入, 当 TIMx_G=0x1~0x7 时, 连接其他模块的输入或输出。

	TIM0_g	TIM1_g	TIM2_g	TIM3_g
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	UART0_RXD	-	UART0_RXD	UART0_RXD
010	UART1_RXD	-	UART1_RXD	UART1_RXD
011	VC0_OUT	VC0_OUT	VC0_OUT	-
100	VC1_OUT	VC1_OUT	VC1_OUT	-
101	PA03	PA08	PA10	VC0_OUT
110	PB08	PB03	PB04	PA06
111	PB15	PB13	PB11	PA11

16.2.12 ETR 输入互联

ETR 输入可以从端口直接输入, 也可通过端口功能寄存器 GPIO_TIMES 选择可以连通到其他模块或端口。

当 TIMx_E=0x0 时, 外部时钟 EXT 输入为 PX_SEL 选择的端口输入, 当 TIMx_E=0x1~0x7 时, 连接其他模块的输入或输出。

	TIM0_e	TIM1_e	TIM2_e	TIM3_e
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	-	UART0_RXD	-	UART0_RXD
010	-	UART1_RXD	-	UART1_RXD
011	VC0_OUT	VC1_OUT	VC0_OUT	VC1_OUT
100	LVD_OUT	LVD_OUT	-	-

101	PA00	PA01	PA04	PA00
110	PA05	PC09	PC04	PA12
111	PA15	PD02	PC08	PA13

16.2.13 CHx 捕获输入互联

Timer0/1/2 的 CHA, Timer3 的 CH0A/CH0B 输入可以从端口直接输入, 也可通过端口功能寄存器 GPIO_TIMCPS 选择可以连通到其他模块或端口。

当 TIMx_CHy=0x0 时, 捕获输入是 PX_SEL 选择的端口输入, 当 TIMx_CHy=0x1~0x7 时, 连接其他模块的输入或输出。

	TIM0_CHA	TIM1_CHA	TIM2_CHA	TIM3_CH0A	TIM3_CH0B
000	PX_SEL	PX_SEL	PX_SEL	PX_SEL	PX_SEL
001	UART0_RXD	UART1_RXD	-	-	UART0_RXD
010	PA00	PA00	VC0_OUT	-	UART1_RXD
011	PA02	PA02	PA02	-	-
100	PA05	PA06	PA07	VC0_OUT	VC1_OUT
101	PA15	PB08	PB08	PA08	PA07
110	PB06	PB10	PB09	PB03	PB04
111	PB14	PB13	PC06	PB06	PB13

16.2.14 DMA

Timer 支持软件和硬件触发 DMA 进行数据传输。支持数据从其他位置写入定时器, 或从定时器读出写入其他位置。可应用于数据捕获后数据的自动搬运和更改周期值或占空比的脉冲宽度的自动调整。每个定时器有两个 DMA 请求, A 请求触发源可选择比较捕获 A, 外部触发, B 请求触发源可选择比较捕获 B, 事件更新。

IDREQ	Interrupt Signal of Peripheral
18	TIM0A
19	TIM0B
20	TIM1A
21	TIM1B
22	TIM2A

23	TIM2B
24	TIM3A
25	TIM3B

TIMxA 的触发源可选择比较捕获 A,ETRIG

TIMxB 的触发源可选择比较捕获 B,UEV

定时器模块的 PCLK 与系统 HCLK 不同频时,不支持硬件触发的 DMA 的数据传输,
参考 DMA 章节。

16.2.14.1 设置示例

捕获数据 DMA 数据传输

1. 使能 DMA
2. 使能 DMA 通道使能
3. 选择定时器 DMA 的通道
4. 设置传输类型、传输长度、传输方式
5. 设置源起始地址，目标起始地址
6. 设置源地址、目标地址的递增方式
7. 根据需要使能 DMA 中断
8. 参考数据捕获流程设置数据捕获
9. 使能 CRCHx.CDy 使能捕获数据触发 DAM 传输。

Note: 源地址设置为捕获通道寄存器，源地址固定，目标地址加。

脉冲调整 DMA 数据传输

1. 使能 DMA
2. 使能 DMA 通道使能
3. 选择定时器 DMA 的通道
4. 设置传输类型、传输长度、传输方式
5. 设置源起始地址，目标起始地址
6. 设置源地址、目标地址的递增方式
7. 根据需要使能 DMA 中断
8. 参考脉冲调整输出设置脉冲调制输出
9. 根据需要选择硬件触发 DMA 的条件（UEV 触发或者比较匹配触发）

Note: 目标地址设置为捕获通道寄存器，源地址变化，目标地址固定。

16.3 Timer 寄存器描述

Timer	基地址	描述
Timer0	0x40000C00	Timer0基地址
Timer1	0x40000D00	Timer1基地址
Timer2	0x40000E00	Timer2基地址
Timer3	0X40005800	Timer3基地址

寄存器	偏移地址	描述
TIMx_ARR	0X000	Timer重载寄存器/周期
TIMx_CNT	0X004	Timer 16位模式计数寄存器
TIMx_CNT32	0X008	Timer 32位模式计数寄存器
TIMx_M0CR	0X00C	Timer模式0控制寄存器（按不同模式进行描述）
TIMx_M1CR	0X00C	Timer模式1控制寄存器（按不同模式进行描述）
TIMx_M2CR	0X00C	Timer模式23控制寄存器（按不同模式进行描述）
TIMx_IFR	0X010	Timer中断标志
TIMx_ICLR	0X014	Timer中断清除寄存器
TIMx_MSCR	0X018	主从模式控制
TIMx_FLTR	0X01c	滤波控制
TIMx_ADTR	0X020	ADC触发控制
TIMx_CRCH0	0x024	比较单元0控制寄存器
TIMx_CRCH1	0X028	比较单元1控制寄存器
TIMx_CRCH2	0x02C	比较单元2控制寄存器
TIMx_DTR	0X030	死区寄存器
TIMx_RCR	0X034	重复计数寄存器
TIMx_ARRDM	0X038	Timer重载寄存器/周期映射地址
TIMx_CCR0A	0X03C	比较0A寄存器
TIMx_CCR0B	0x040	比较0B寄存器
TIMx_CCR1A	0X044	比较1A寄存器
TIMx_CCR1B	0X048	比较1B寄存器
TIMx_CCR2A	0X04C	比较2A寄存器
TIMx_CCR2B	0X050	比较2B寄存器

表 16-1 Timer 寄存器列表

16.4 模式 0 定时器寄存器描述

16.4.1 16 位模式重载寄存器 (TIMx_ARR)

偏移地址: 0x000

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	ARR	16位重载定时器重载值寄存器

16.4.2 16 位模式计数寄存器 (TIMx_CNT)

偏移地址: 0x004

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CNT	16位重载定时器 计数值寄存器

16.4.3 32 位模式计数寄存器 (TIMx_CNT32)

偏移地址: 0x008

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT32[31:16]															
RW															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT32[15:0]															
RW															

位	符号	描述
31:0	CNT32	32位定时器 计数值寄存器 注: 仅在模式0 32位定时器自由计数模式下有效, 其他模式禁止写该寄存器

16.4.4 控制寄存器 (TIMx_M0CR)

偏移地址: 0x00C

复位值: 0x0060 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16																
Reserved																															
15				14				13				12				11				10				9				8			
Resvered				Mode				Resvered				UIE				GATEP				GATE											
				RW								RW				RW				RW											
7				6				5				4				3				2				1				0			
Resvered				PRS				TOGEN				CT				MD				CTEN											
				RW				RW				RW				RW				RW											

位	符号	描述
31:14	Reserved	保留位
13:12	MODE	工作模式 00 定时器模式0; 01 PWC模式 10 锯齿波模式; 11三角波模式
11	Reserved	保留位
10	UIE	中断使能控制, 写1后使能中断
9	GATEP	端口 GATE 极性控制 0: 端口GATE高电平有效 1: 端口GATE低电平有效
8	GATE	定时器门控使能 0: 无门控, CTEN=1 时定时器工作; 1: 门控使能, 端口 GATE 有效并且CTEN=1时定时器才工作;
7	Reserved	保留位
6:4	PRS	内部时钟分频选择 000: 1; 001: 2; 010: 4; 011: 8; 100: 16; 101: 32; 110: 64; 111: 256;
3	TOGEN	模式0下翻转输出使能 1: 翻转输出使能 0: 翻转输出关闭CHA,CHB输出为低电平
2	CT	计数时钟选择 0: 内部计数时钟PCLK 1: 外部计数时钟ETR;

1	MD	模式选择32定时/16定时模式选择 0: 32位自由计数 1: 16位重载计数
0	CTEN	定时器使能 0: 定时器停止; 1: 定时器使能

16.4.5 中断标志寄存器 (TIMx_IFR)

偏移地址: 0x010

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														UIF	
Reserved														RO	

位	符号	描述
31:1	Res.	保留位
0	UIF	溢出中断

16.4.6 中断标志清除寄存器 (TIMx_ICLR)

偏移地址: 0x014

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														UIF	
Reserved														R1W0	

位	符号	描述
31:1	REV	保留位
0	UIF	溢出中断清除, 写0清除

16.4.7 死区时间寄存器 (TIMx_DTR)

偏移地址: 0x030

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			MOE	Resvered											
Reserved			RW												

位	符号	描述
31:13	Reserved	保留位
12	MOE	翻转输出使能 0: 翻转输出为输入状态 1: 翻转端口为输出状态
11:0	Reserved	保留位

16.5 脉冲宽度测量 PWC 寄存器描述

16.5.1 16 位模式计数寄存器 (TIMx_CNT)

偏移地址: 0x004

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CNT	计数值寄存器

16.5.2 控制寄存器 (TIMx_M1CR)

偏移地址: 0x00C

复位值: 0x0060 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15		14		13		12		11		10		9		8		
Reserved		Oneshot	Mode				Reserved		UIE	Edg2nd	Edg1st					
		RW	RW						RW	RW	RW					
7		6		5		4		3		2		1		0		
Reserved		PRS				Reserved		CT	Reserved		CTEN					
		RW						RW			RW					

位	符号	描述								
31:15	Reserved	保留位								
14	Oneshot	单次触发模式选择 1: 完成一次脉冲测量自动结束, 再次测量需要重新使能CTEN 0: 循环测量								
13:12	MODE	工作模式 00 定时器模式0; 01 PWC模式 10 锯齿波模式; 11三角波模式								
11	Reserved	保留位								
10	UIE	中断使能控制, 写1后使能中断 计数到0XFFFF才会溢出并产生溢出标志								
9	Edg2nd	脉冲宽度测量结束边沿选择								
8	Edg1st	脉冲宽度测量开始边沿选择								
		<table border="1" style="width: 100%; border-collapse: collapse; text-align: center;"> <tr> <td style="width: 25%;">edg2nd Edg1st</td><td style="width: 12.5%;">00</td><td style="width: 12.5%;">01</td><td style="width: 12.5%;">10</td><td style="width: 12.5%;">11</td></tr> <tr> <td>测量</td><td>上沿-上沿周期</td><td>低电平宽度</td><td>高电平宽度</td><td>下沿-下沿周期</td></tr> </table>	edg2nd Edg1st	00	01	10	11	测量	上沿-上沿周期	低电平宽度
edg2nd Edg1st	00	01	10	11						
测量	上沿-上沿周期	低电平宽度	高电平宽度	下沿-下沿周期						
7	Reserved	保留位								
6:4	PRS	内部时钟分频选择 000: 1; 001: 2; 010: 4; 011: 8; 100: 16; 101: 32; 110: 64; 111: 256;								
3	Reserved	保留位								
2	CT	计数时钟选择 0: 内部计数时钟PCLK 1: 外部计数时钟ETR;								

1	Reserved	保留位
0	CTEN	脉冲宽度测量使能 0: 禁止; 1: 使能

16.5.3 中断标志寄存器 (TIMx_IFR)

偏移地址: 0x010

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													CA0F	Res.	UIF
Reserved													RO		RO

位	符号	描述
31:3	Res	保留位
2	CA0F	脉冲宽度测量中断标志
1	Res.	保留
0	UIF	溢出中断标志

16.5.4 中断标志清除寄存器 (TIMx_ICLR)

偏移地址: 0x014

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													CA0F	Res.	UIF
Reserved													R1W0		R1W0

位	符号	描述
31:3	Res.	保留位
2	CA0F	脉冲宽度测量中断标志清除, 写0清除
1	Res.	保留
0	UIF	溢出中断清除, 写0清除

16.5.5 主从模式控制寄存器 (TIMx_MSCR)

偏移地址: 0x018

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			IBOS	IAOS	Reserved			TS		Reserved					
			RW	RW				RW							

位	符号	描述
31:13	Res.	保留位
12	IBOS	CH0B 输入选择 0: CH0B; 1: 内部触发TS选择信号; 注: 当PWM互补输出时自动选择GATE端口作为CH0B的输入
11	IAOS	IA0 输入选择 0: CH0A; 1: CH0A CH1A CH2A XOR(TIM3) 0: CH0A; 1: CH0A ETR GATE XOR(TIM0) 注: 设置为1后端口的任意一个端口变化将导致输入变化
10:8	Res.	保留位
7:5	TS	触发选择 000: 端口ETR的滤波相位选择后的信号ETFP ; 001: 内部互联信号 ITR0 010: 内部互联信号 ITR1; 011: 内部互联信号 ITR2; 100: 内部互联信号 ITR3; 101: 端口CH0A的边沿信号; 110: 端口CH0A的滤波相位选择后的信号IAFP 111: 端口CH0B的滤波相位选择后的信号IBFP;
4:0	Res.	保留位

16.5.6 输出控制滤波 (TIMx_FLTR)

偏移地址: 0x01C

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ETP	FLTET			Resvered											
RW	RW														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Resvered									FLTBO		Resvered		FLTA0		
									RW				RW		

位	符号	描述
31	ETP	ETR 输入相位选择 0: 同相位; 1: 反向输入;
30:28	FLTET	ETR滤波控制 滤波设置 0xx: 滤波无效 100: pclk 3个连续有效; 101: pclk/4 3个连续有效 110: pclk/16 3个连续有效; 111: pclk/64 3个连续有效
27:7	Resvered	保留位
6:4	FLTBO	CHB 输入滤波控制; 滤波设置 0xx: 滤波无效 100: pclk 3个连续有效; 101: pclk/4 3个连续有效 110: pclk/16 3个连续有效; 111: pclk/64 3个连续有效
3	Resvered	保留位
2:0	FLTA0	CHA 输入滤波控制 滤波设置 0xx: 滤波无效 100: pclk 3个连续有效; 101: pclk/4 3个连续有效 110: pclk/16 3个连续有效; 111: pclk/64 3个连续有效

16.5.7 控制寄存器 (TIMx_CR0)

偏移地址: 0x024;

复位值: 0x0000 3000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							CIEA	Reserved							
Reserved							RW	Reserved							

位	符号	描述
31:9	Reserved	保留位
8	CIEA	CIEA 脉冲宽度测量完成中断使能 0: 禁止 1: 使能
7:0	Reserved	保留位

16.5.8 比较捕获寄存 (TIMx_CCR0A)

偏移地址: 0x03C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR0A															
R															

位	符号	描述
31:16	Reserved	保留位
15:0	CCR0A	脉冲宽度测量结果

16.6 模式 2,3 寄存器描述

16.6.1 16 位模式重载寄存器 (TIMx_ARR)

偏移地址: 0x000(0X038 dummy address)

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	ARR	重载寄存器/周期寄存器, 具有缓存功能 在计数器未使能或者缓存没有使能时, 缓存寄存器可以立刻更新

16.6.2 16 位模式计数寄存器 (TIMx_CNT)

偏移地址: 0x004

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CNT	重载定时器 计数值寄存器

注: 使用 PWM 比较输出时, 初始化 CNT 值需要小于 ARR 的值。

16.6.3 控制寄存器 (TIMx_M23CR)

偏移地址: 0x00C

复位值: 0x0060 0008

31	30	29	28	27	26	25	24
Resvered				DIR	BG	UG	TG
				RW/RO	W1	W1	W1
23	22	21	20	19	18	17	16
OCCE	CIS		BIE	TIE	TDE	URS	OCCS
RW	RW		RW	RW	RW	RW	RW
15	14	13	12	11	10	9	8
CSG	Oneshot	Mode		UDE	UIE	CFG	CRG
RW	RW	RW		RW	RW	RW	RW
7	6	5	4	3	2	1	0
BUFPEN	PRS			Pwm2s	CT	Comp	CTEN
RW	RW			RW	RW	RW	RW

位	符号	描述
31:28	Reserved	保留位
27	DIR	计数方向, 只有在锯齿波模式下可以写。其他模式下只读, 写无效 0: 上计数 1: 下计数
26	BG	软件刹车, 自动清零 写1产生软件刹车; 写0无效
25	UG	软件更新, 自动清零 写1产生软件更新; 写0无效 初始化计数器并更新缓存寄存器到相应寄存器 (缓存使能), 预除频计数器也会被清零。
24	TG	软件触发, 自动清零,需要在触发模式SMS=2且mode=2/3下都可以触发。 写1产生软件触发; 写0无效
23	OCCE	OCREF 清除使能 1: OCREF_CLR信号可以清除OCREF输出 0: OCREF输出不受OCREF_CLR影响

22:21	CIS	中心对齐A比较中断模式(B比较中断单独控制在CRx寄存器中CISB) 00: 无中断, 01: 上沿中断, 10: 下沿中断, 11: 上下沿都中断
20	BIE	刹车中断使能 1: 中断使能 0: 中断禁止
19	TIE	触发中断使能 1: 中断使能 0: 中断禁止
18	TDE	触发DMA使能 1: 中断使能 0: 中断禁止
17	URS	更新源 0: 上溢出/下溢出/软件更新UG/从模式复位; 1: 上溢出/下溢出
16	OCCS	OCREF 清除源选择 0: 电压比较器VC输出, VC选择在VCx_OUTCFG寄存器设置 1: ETR端口滤波相位选择后的信号 当OCCE有效时, OC_clr可以清除OCREF的比较输出信号为零, (当OCMx>1时有效), 下一个uev事件后继续比较输出
15	CSG	GATE 在PWM互补模式下捕获/比较选择; (只有在PWM互补输出时有效) 使用CCR0B作为GATE的比较或捕获通道 1: 捕获; 0: 比较
14	Oneshot	单次触发模式选择 1: 发生事件更新后定时器停止。 0: 循环计数
13:12	MODE	工作模式 00 定时器模式0; 01 PWC模式 10 锯齿波模式; 11 三角波模式
11	UDE	更新DMA使能 1: 使能更新触发DMA 0: 禁止更新触发DMA
10	UIE	UIE 更新中断使能 1: 使能更新中断 0: 禁止更新中断
9	CFG	GATE作为捕获输入时, 下沿捕获有效控制 (只有在PWM互补输出时有效) 1: 下沿捕获有效 0: 下沿捕获无效

8	CRG	GATE作为捕获输入时，上沿捕获有效控制（只有在PWM互补输出时有效） 1: 上沿捕获有效 0: 上沿捕获无效
7	BUFPEN	重载缓存使能 1: 周期缓存使能，写入后下个事件更新后才影响到周期值。 0: 周期缓存无效，写入后立刻影响周期值
6:4	PRS	内部时钟分频选择 000: 1; 001: 2; 010: 4; 011: 8; 100: 16; 101: 32; 110: 64; 111: 256;
3	PWM2S	OCREFA双点比较选择(缺省值为1) 0: 双点比较使能，使用CCRA,CCRB比较控制OCREFA输出 1: 单点比较使能，只使用CCRA比较控制OCREFA输出 注: OCREFB不受影响，仍然使用CCRB控制OCREFB输出
2	CT	计数时钟选择 0: 内部计数时钟PCLK 1: 外部计数时钟ETR;
1	Comp	PWM互补输出模式选择 0: 独立PWM输出 1: 互补PWM输出
0	CTEN	定时器使能 0: 禁止; 1: 使能 可以外部触发使能，在oneshot模式下结束时该位自动清零

16.6.4 中断标志寄存器 (TIMx_IFR)

偏移地址: 0x010

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIF	BIF	CB2E	CB1E	CB0E	CA2E	CA1A	CA0E	CB2F	CB1F	CB0F	CA2F	CA1F	CA0F	Res.	UIF
RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO		RO

位	符号	描述
31:16	Reserved	保留位
15	TIF	触发中断标志
14	BIF	刹车中断标志
13	CB2E	通道CH2B捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失 (仅TIM3存在)
12	CB1E	通道CH1B捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失 (仅TIM3存在)
11	CB0E	通道CH0B捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失
10	CA2E	通道CH2A捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失 (仅TIM3存在)
9	CA1E	通道CH1A捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失 (仅TIM3存在)
8	CA0E	通道CH0A捕获数据丢失标志 0: 无数据丢失; 1: 数据丢失
7	CB2F	通道CH2B发生捕获/比较匹配标志 0: 没有发生 1: 发生 (仅TIM3存在)
6	CB1F	通道CH1B发生捕获/比较匹配标志 0: 没有发生 1: 发生 (仅TIM3存在)
5	CB0F	通道CH0B发生捕获/比较匹配标志 0: 没有发生 1: 发生
4	CA2F	通道CH2A发生捕获/比较匹配标志 0: 没有发生 1: 发生 (仅TIM3存在)
3	CA1F	通道CH1A发生捕获/比较匹配标志 0: 没有发生 1: 发生 (仅TIM3存在)
2	CA0F	通道CH0A发生捕获/比较匹配标志 0: 没有发生 1: 发生
1	Res.	保留位

0	UIF	事件更新中断标志 0: 没有发生 1: 发生
---	-----	---------------------------

16.6.5 中断标志清除寄存器 (TIMx_ICLR)

偏移地址: 0x014

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIF	BIF	CB2E	CB1E	CB0E	CA2E	CA1A	CA0E	CB2F	CB1F	CB0F	CA2F	CA1F	CA0F	Res.	UIF
R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0	R1W0		R1W0

位	符号	描述
31:16	REV	保留位
15	TIF	触发中断标志清除, 写0清除
14	BIF	刹车中断标志清除, 写0清除
13	CB2E	通道CH2B捕获数据丢失标志清除, 写0清除 (仅TIM3存在)
12	CB1E	通道CH1B捕获数据丢失标志清除, 写0清除 (仅TIM3存在)
11	CB0E	通道CH0B捕获数据丢失标志清除, 写0清除
10	CA2E	通道CH2A捕获数据丢失标志清除, 写0清除 (仅TIM3存在)
9	CA1E	通道CH1A捕获数据丢失标志清除, 写0清除 (仅TIM3存在)
8	CA0E	通道CH0A捕获数据丢失标志清除, 写0清除
7	CB2F	通道CH2B捕获/比较匹配标志清除, 写0清除 (仅TIM3存在)
6	CB1F	通道CH1B捕获/比较匹配标志清除, 写0清除 (仅TIM3存在)
5	CB0F	通道CH0B捕获/比较匹配标志清除, 写0清除
4	CA2F	通道CH2A捕获/比较匹配标志清除, 写0清除 (仅TIM3存在)
3	CA1F	通道CH1A捕获/比较匹配标志清除, 写0清除 (仅TIM3存在)
2	CA0F	通道CH0A捕获/比较匹配标志清除, 写0清除
1	Res.	保留
0	UIF	事件更新中断清除, 写0清除

16.6.6 主从模式控制寄存器 (TIMx_MSCR)

偏移地址: 0x018

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			IB0S	IA0S	SMS			TS			MSM	CCDS	MMS		
			RW	RW	RW			RW			RW	RW	RW		

位	符号	描述
31:13	Res	保留位
12	IB0S	CH0B 输入选择 0: CH0B; 1: 内部触发TS选择信号; 注: 当PWM互补输出时自动选择GATE端口作为CH0B的输入
11	IA0S	IA0 输入选择 0: CH0A; 1: CH0A CH1A CH2A XOR(TIM3) 0: CH0A; 1: CH0A ETR GATE XOR(TIM0) 注: 设置为1后端口的任意一个端口变化将导致输入变化
10:8	SMS	从模式功能选择 000: 使用内部时钟; 001: 复位功能; 010: 触发模式; 011: 外部时钟模式 100: 正交编码计数模式1; 101: 正交编码计数模式2; 110: 正交编码计数模式3; 111: 门控功能
7:5	TS	触发选择 000: 端口ETR的滤波相位选择后的信号ETFP ; 001: 内部互联信号 ITR0 010: 内部互联信号 ITR1; 011: 内部互联信号 ITR2; 100: 内部互联信号 ITR3; 101: 端口CH0A的边沿信号; 110: 端口CH0A的滤波相位选择后的信号IAFP 111: 端口CH0B的滤波相位选择后的信号IBFP;

4	MSM	主从选择 0: 无延时 1: 延时使能, 使主送计数器同时启动. 注: 使用触发模式时, 从模式设置为0, 主模式设置为1, 可以使主从计数同时启动	
3	CCDS	比较模式下 DMA 比较触发选择; 0 : 比较匹配触发DMA; 1: 比较匹配不触发DMA, 事件更新代替比较匹配触发DMA	
2:0	MMS	主模式输出选择, 用于内部互联, 连接到其他定时器的ITRx	
		定时器0/1/2	定时器3
		000: 软件更新UG, 写CR.UG 001: 定时器使能CTEN 010: 定时器事件更新UEV; 011: 比较匹配选择输出CMP5O; 100: 定时器比较参数输出OCREF0A 101: 定时器比较参数输出OCREF0B 110: 定时器比较参数输出OCREF0B 111: 定时器比较参数输出OCREF0B	000: 软件更新UG, 写CR.UG 001: 定时器使能CTEN 010: 定时器事件更新UEV; 011: 比较匹配选择输出CMP5O; 100: 定时器比较参数输出OCREF0A 101: 定时器比较参数输出OCREF1A 110: 定时器比较参数输出OCREF2A 111: 定时器比较参数输出OCREF0B

16.6.7 输出控制/输入滤波 (TIMx_FLTR)

偏移地址: 0x01C

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ETP	FLTET			BKP	FLTBK			CCPB2	OCMB2			CCPA2	OCMA2		
-	-			-	-			-	FLT2			-	FLTA2		
RW	RW			RW	RW			RW	RW			RW	RW		

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCPB1	OCMB1			CCPA1	OCMA1			CCPB0	OCMB0			CCPA0	OCMA0		
-	FLT1			-	FLTA1			CCPB0	FLT0			CCPA0	FLTA0		
RW	RW			RW	RW			RW	RW			RW	RW		

位	符号	描述
31	ETP	ETR 输入相位选择 0: 同相位; 1: 反向输入;
30:28	FLTET	ETR滤波控制 滤波设置 0xx: 滤波无效 100: pclk 3个连续有效; 101: pclk/4 3个连续有效 110: pclk/16 3个连续有效; 111: pclk/64 3个连续有效
27	BKP	刹车BK输入相位选择 0: 同相位; 1: 反向输入;
26:24	FLTBK	刹车输入滤波控制 滤波设置 0xx: 滤波无效 100: pclk 3个连续有效; 101: pclk/4 3个连续有效 110: pclk/16 3个连续有效; 111: pclk/64 3个连续有效 注: 为了保证OCMB0的PWM输出设置, GATE 在PWM互补模式下作为捕获输入, 滤波设置无效。
23	CCPB2	比较功能: CH2B通道比较输出相位控制 0: 正常输出; 1: 反向输出

22:20	OCMB2 FLTB2	比较功能: CH2B通道比较控制;参考OCMB0 捕获功能: CH2B输入通道滤波设置, 参考FLTBK
19	CCPA2	比较功能: CH2A通道比较输出相位控制 0: 正常输出; 1: 反向输出
18:16	OCMA2 FLTA2	比较功能: CH2A通道比较控制;参考OCMB0 捕获功能: CH2A输入通道滤波设置, 参考FLTBK
15	CCPB1	比较功能: CH1B通道比较输出相位控制 0: 正常输出; 1: 反向输出
14: 12	OCMB1 FLTB1	比较功能: CH1B通道比较控制;参考OCMB0 捕获功能: CH1B输入通道滤波设置, 参考FLTBK
11	CCPA1	比较功能: CH1A通道比较输出相位控制 0: 正常输出; 1: 反向输出
10:8	OCMA1 FLTA1	比较功能: CH1A通道比较控制;参考OCMB0 捕获功能: CH1A输入通道滤波设置, 参考FLTBK
7	CCPB0	比较功能: 输出比较模式 CCPBx比较输出CHBx端口极性控制 0: 正常输出; 1: 反向输出 编码计数与从模式门控功能: 输入相位控制 CCPB0从模式门控, 复位, 外部触发, 外部时钟使用CH0B端口输入极性控制 0: 正常输入; 1: 反向输入
6:4	OCMB0 FLTB0	比较功能: CH0B通道比较控制 000: 强制为0 001: 强制为1 010: 比较匹配时强制为0 011: 比较匹配时强制为1 100: 比较匹配时翻转 101: 比较匹配时输出一个计数周期的高电平 110: PWM 模式1 单点比较: 上计数时CNT<CCRxy输出高, 下计数时CNT>CCRxy输出为低电平 双点比较: 1) 锯齿波上计数 CCRxA<CNT≤CCRxB输出为低电平 2) 锯齿波下计数 CCRxA<CNT≤CCRxB输出为高电平 3) 三角波上计数CNT<CCRxA输出高, 下计数CNT>CCRxB为低电平 111 PWM 模式2 单点比较: 上计数时CNT<CCRxy输出低, 下计数时CNT>CCRxy输出为高电平

		<p>双点比较:</p> <p>1) 锯齿波上计数 $CCRxA \leq CNT < CCRxB$ 输出为高电平</p> <p>2) 锯齿波下计数 $CCRxA \leq CNT < CCRxB$ 输出为低电平</p> <p>3) 三角波上计数 $CNT < CCRxA$ 输出低, 下计数 $CNT > CCRxB$ 为高电平</p> <p>捕获功能: CH0B 输入通道滤波设置, 参考 FLTBK</p>
3	CCPA0	<p>比较功能: CCPAx 比较输出 CHAx 端口极性控制</p> <p>0: 正常输出;</p> <p>1: 反向输出</p> <p>编码计数与从模式门控功能: 输入相位控制</p> <p>CCPA0 从模式门控, 复位, 外部触发, 外部时钟使用 CH0A 端口输入极性控制</p> <p>0: 正常输入;</p> <p>1: 反向输入</p>
2:0	OCMA0 FLTA0	<p>比较功能: A 通道比较控制; 参考 OCMB0</p> <p>捕获功能: CH0A 输入通道滤波设置, 参考 FLTBK</p>

16.6.8 ADC 触发控制寄存器 (TIMx_ADTR)

偏移地址: 0x020

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ADTE	CMB2E	CMB1E	CMB0E	CMA2E	CMA1E	CMA0E	UEVE
								RW	RW	RW	RW	RW	RW	RW	RW

位	符号	描述
31:8	Resvered	保留位
7	ADTE	使能ADC触发全局控制 1: 使能 0: 禁止
6	CMB2E	通道2B比较匹配触发ADC使能, 只有TIM3存在 1: 使能 0: 禁止
5	CMB1E	通道1B比较匹配触发ADC使能, 只有TIM3存在 1: 使能 0: 禁止
4	CMB0E	通道0B比较匹配触发ADC使能 1: 使能 0: 禁止
3	CMA2E	通道2A比较匹配触发ADC使能, 只有TIM3存在 1: 使能 0: 禁止
2	CMA1E	通道1A比较匹配触发ADC使能, 只有TIM3存在 1: 使能 0: 禁止
1	CMA0E	通道0A比较匹配触发ADC使能 1: 使能 0: 禁止
0	UEVE	事件更新触发ADC使能 1: 使能 0: 禁止

16.6.9 通道 0 控制寄存器 (TIMx_CRCH0)

偏移地址: 0x024

复位值: 0x0000 3000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCGB	CCGA	CISB	CDEB	CDEA	CIEB	CIEA	-	-	CSB	CSA	CFB	CRB	CFA	CRA	
CCGB	CCGA	CISB	CDEB	CDEA	CIEB	CIEA	BUFEB	BUFEA	CSB	CSA	bksb		bksa		
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW		

位	符号	描述
31:16	Resvered	保留位
15	CCGB	捕获比较B软件触发, 硬件自动清零。 在比较模式下只产生中断; 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中。
14	CCGA	捕获比较A软件触发, 硬件自动清零。 在比较模式下只产生中断; 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中。
13:12	CISB	B通道比较匹配设置 00 无匹配; 01 上升匹配; 10 下降匹配; 11 双匹配
11	CDEB	B捕获比较触发DMA使能 0: 禁止 1: 使能
10	CDEA	A捕获比较触发DMA使能 0: 禁止 1: 使能
9	CIEB	B捕获比较触发中断使能 0: 禁止 1: 使能
8	CIEA	A捕获比较触发中断使能 0: 禁止 1: 使能
7	BUFEB	比较功能: B比较缓存使能控制 0: 禁止 1: 使能
6	BUFEA	比较功能: A比较缓存使能控制 0: 禁止 1: 使能

5	CSB	B通道捕获/比较功能选择 0: 比较模式 1: 捕获模式
4	CSA	A通道捕获/比较功能选择 0: 比较模式 1: 捕获模式
3	CFB	B通道下降沿捕获使能 0: 禁止 1: 使能
2	CRB	B通道上升沿捕获使能 0: 禁止 1: 使能
3:2	BKSB	B通道比较功能输出刹车电平控制 00: 高阻输出 01: 保持之前输出1 10: 强制输出低电平 11: 强制输出高电平;
1	CFA	A通道下降沿捕获使能 0: 禁止 1: 使能
0	CRA	A通道上升沿捕获使能 0: 禁止 1: 使能
1:0	BKSA	A通道比较功能输出刹车电平控制 00: 高阻输出 01: 保持之前输出1 10: 强制输出低电平 11: 强制输出高电平;

16.6.10 通道 1/2 控制寄存器 (TIM3_CRCH1/2) (仅 TIM3 存在)

偏移地址:

TIM3_CRCH1: 0x028;

TIM3_CRCH2: 0x02C

复位值: 0x0000 3000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCGB	CCGA	CISB	CDEB	CDEA	CIEB	CIEA	-	-	CSB	CSA	CFB	CRB	CFA	CRA	
CCGB	CCGA	CISB	CDEB	CDEA	CIEB	CIEA	BUFEB	BUFEA	CSB	CSA	bksb		bkSa		
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW		

位	符号	描述
31:16	Resvered	保留位
15	CCGB	捕获比较B软件触发, 硬件自动清零。 在比较模式下只产生中断; 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中。
14	CCGA	捕获比较A软件触发, 硬件自动清零。 在比较模式下只产生中断; 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中。
13:12	CISB	B通道比较匹配设置 00 无匹配; 01上升匹配; 10 下降匹配; 11双匹配
11	CDEB	B捕获比较触发DMA使能 0: 禁止 1: 使能
10	CDEA	A捕获比较触发DMA使能 0: 禁止 1: 使能
9	CIEB	B捕获比较触发中断使能 0: 禁止 1: 使能
8	CIEA	A捕获比较触发中断使能 0: 禁止 1: 使能
7	BUFEB	比较功能: B比较缓存使能控制 0: 禁止 1: 使能

6	BUFEA	比较功能：A比较缓存使能控制 0：禁止 1：使能
5	CSB	B通道捕获/比较功能选择 0：比较模式 1：捕获模式
4	CSA	A通道捕获/比较功能选择 0：比较模式 1：捕获模式
3	CFB	B通道下降沿捕获使能 0：禁止 1：使能
2	CRB	B通道上升沿捕获使能 0：禁止 1：使能
3:2	BKSB	B通道比较功能输出刹车电平控制 00：高阻输出 01：保持之前输出1 10：强制输出低电平 11：强制输出高电平；
1	CFA	A通道下降沿捕获使能 0：禁止 1：使能
0	CRA	A通道上升沿捕获使能 0：禁止 1：使能
1:0	BKSA	A通道比较功能输出刹车电平控制 00：高阻输出 01：保持之前输出1 10：强制输出低电平 11：强制输出高电平；

16.6.11 死区时间寄存器 (TIMx_DTR)

偏移地址: 0x030

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VC1E	VC0E	Safeen	MOE	AOE	BKE	DTEN	Bksel	DTR							
RW	RW	RW	RW	RW	RW	RW	RW	RW							

位	符号	描述
31:16	Reserved	保留位
15	VC1E	VC1 Brake enable 0: 禁止 1: 使能
14	VC0E	VC0 Brake enable 0: 禁止 1: 使能
13	Safeen	Safety 刹车使能 (osc fail,brown down,lockup) 0: 禁止 1: 使能
12	MOE	PWM输出使能 0: 禁止 1: 使能
11	AOE	PWM输出自动使能 0: 禁止 1: 使能
10	BKE	刹车使能 0: 禁止 1: 使能
9	DTEN	死区控制使能 0: 禁止 1: 使能
8	bksel	刹车选择 0: 使用自己的刹车控制; 1: TIM1/2使用 TIM0的的刹车控制 注: TIM0/TIM3选择无效。

16.6.12 重复周期设置值 (TIMx_RCR)

偏移地址: 0x034

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RCR							
								RW							

位	符号	描述
31:8	Reserved	保留位
7:0	RCR	重复周期计数值 设置RCR+1个周期个上溢出下溢出后产生事件更新, 计数器上溢出或下溢出时内部 RCR_CNT减1, 当计数到零后RCR_CNT重载RCR的值, 并且产生事件更新UEV信号


16.6.13 通道 0 比较捕获寄存器 (TIMx_CCR0A/B)

偏移地址:

TIMx_CCR0A : 0x03C;

TIMx_CCR0B : 0x040

复位值: 0x0000 0000



位	符号	描述
31:16	Reserved	保留位
15:0	CCR0y	比较捕获寄存器, 比较具有缓存功能(y=A,B)

16.6.14 通道 1/2 比较捕获寄存器 (TIM3_CCR1/2 A/B) (仅 TIM3 存在)

偏移地址:

TIM3_CCR1A: 0x044

TIM3_CCR1B: 0x048

TIM3_CCR2A: 0x04C

TIM3_CCR2B: 0x050

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCRxy															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CCRxy	比较捕获寄存器, 比较具有缓存功能(x=1,2; y=A,B)

17 可编程计数阵列 (PCA)

17.1 PCA 简介

PCA(可编程计数器阵列 Programmable Counter Array)支持最多 5 个 16 位的捕获/比较模块。该定时/计数器可用作为一个通用的时钟计数/事件计数器的捕获/比较功能。PCA 的每个模块都可以进行独立编程，以提供输入捕捉，输出比较或脉冲宽度调制。另外模块 4 有额外的看门狗定时器模式。




图 17-1 PCA 整体框图

17.2 PCA 功能描述

五个模块都可被配置为独立工作，有三种工作方式：边沿触发捕捉、输出比较、8/16 位脉宽调制。每个模块在系统控制器中都有属于自己的功能寄存器，这些寄存器用于配置模块的工作方式和与模块交换数据。

每组比较/捕获模块是由一个比较/捕获寄存器组(CCAPx)，以及 1 个 16 位比较器，和各种逻辑门控制组成。寄存器组用来存储时间或次数，针对外部触发捕获条件，或内部触发比较条件。在 8 位 PWM 模式下，寄存器(CCAPxL)用来控制输出波形的占空比，CCAPxH 为 8 位比较缓存。16 位 PWM 模式下 CARR 用于控制 PWM 输出的周期，CCAPx 寄存器控制占空比。

每个模块都可以独立编程的操作在任何以下模式：

- 16 位捕获模式的上升沿，下降沿或任意沿触发。
- 比较模式：16 位高速输出，16 位看门狗定时器（模块 4）或 16/8 位脉冲宽度调制。
- 关闭状态。

比较/捕获模块模式寄存器（CCAPMx）确定相应的工作模式。对于比较/捕获模块进行编程时，他们是基于共同的时间计数。定时器/计数器打开和关闭通过 CCON.CR 位即可控制 PCA 定时/计数器的运行。在一个比较/捕获模块捕获，软件定时器，高速输出，设置模块的比较/捕获标志（CCON.CCFx），并产生 PCA 中断请求，如果相应的使能位在 CCAPMx 寄存器设置。CPU 可以在任何时候读写 CCAPx 寄存器。

17.2.1 PCA 定时/计数器

CNT 的这组特殊功能寄存器可用作为一个 16 位定时器/计数器。这是一个 16 位向上计数的计数器。如果 CMOD.CFIE 位被置“1”时，当 CNT 溢出时硬件自动设置 PCA 溢出标志 (CCON.CF) 并产生 PCA 中断请求。CMOD.CPS[2: 0]三位选择八个信号输入到定时器/计数器。

- 系统时钟 PCLK 的 32 分频。
- 系统时钟 PCLK 的 16 分频。
- 系统时钟 PCLK 的 8 分频。
- 系统时钟 PCLK 的 4 分频。
- 系统时钟 PCLK 的 2 分频。
- 定时器 0 的溢出。每次定时器 0 计数溢出后，CNT 就递增，这样提供了 PCA 的可变编程频率输入。
- 定时器 1 的溢出。每次定时器 1 计数溢出后，CNT 就递增，这样提供了 PCA 的可变编程频率输入。
- ECI。CPU 每过 4 个 PCLK 时钟周期就对 PCA ECI 进行采样，当每次采样结果从高变低时，CL 自动加 1，因此最高的 ECI 输入频率不能高于系统时钟 PCLK 的 1/8,以满足采样需求。

设置运行控制器 (CCON.CR) 启动 PCA 定时/计数器。当 CMOD.CIDL 置“1”后，PCA 定时器/计数器可以继续运行在空闲模式下。CPU 可以随时读取 CNT 的数值，但当计数启动后 (CCON.CR=1) 时，为了防止计数错误，CNT 是禁止写入的。




图 17-2 PCA 计数器框图

17.2.1.1 16 位自由计数模式

计数器计数到最大值 0xFFFF 溢出后计数器的值变为 0，重新开始向上计数，如果需要更改计数周期值可以停止 PCA 更改计数器的初值然后继续计数。可用于 PCA 捕获模式，8 位 PWM 模式。

设置流程

1. 保持 PCA_EPWM 的 EPMW 为 0
2. 设置 PCA_CMOD.CPS 选择计数时钟
3. 根据需要设置 PCA_CMOD.CFIE 设置计数溢出中断使能
4. 时钟 PCA_CCON.CR 启动 PCA 计数器
5. 溢出更改计数器初值需要停止 PCA 计数器

17.2.1.2 16 位重载计数模式

计数器计数到与寄存器 CARR 的值相同时溢出后计数器的值变为 0，继续开始向上计数，可用于 PCA 捕获模式，16 位 PWM 模式。

设置流程

1. 设置 PCA_EPWM 的 EPMW 为 1

2. 设置 PCA_CARR 设置计数周期值
3. 设置 PCA_CMOD.CPS 选择计数时钟
4. 根据需要设置 PCA_CMOD.CFIE 设置计数溢出中断使能
5. 时钟 PCA_CCON.CR 启动 PCA 计数器

17.2.2 PCA 捕获功能

PCA 捕获模式提供了 5 路 PCA 测量脉冲周期，脉冲宽度，占空比和相位差的功能。

引脚上出现的电平跳变导致 PCA 捕捉 PCA 计数器/定时器的值并将其装入到对应模块的 16 位捕捉/比较寄存器 (CCAPx)。CCAPMx.CAPP 以及 CCAPMx.CAPN 位用于选择触发捕捉的电平变化类型：低电平到高电平（正沿）、高电平到低电平（负沿）或任何变化（正沿或负沿）。当捕捉发生时，CCON 中的捕捉/比较标志 (CCFn) 被置为逻辑‘1’并产生一个中断请求（如果 CCF 中断被允许）。当 CPU 转向中断服务程序时，CCFn 位不能被硬件自动清除，用户软件写 INTCL 寄存器清除此标志位。如果 CCPMx.CAPP 以及 CCAPMx.CAPN 位都被设置为逻辑‘1’，可以通过直接读对应端口引脚的状态来确定本次捕捉是由上升沿触发还是由下降沿触发。

分辨率等于定时器/计数器的时钟。输入信号必须在高电平或低电平期间至少保持 2 个时钟周期，以保证输入信号能够被硬件识别。

CPU 可以在任何时候读取或写入 CCAPx 的寄存器。

捕获设置：

- 当需要在外部上升沿进行捕获，CCPMx.CAPP = “1” 以及 CCAPMx.CAPN = “0”
- 当需要在外部下降沿进行捕获，CCPMx.CAPP = “0” 以及 CCAPMx.CAPN = “1”
- 当需要在外部上升、下降沿进行捕获，CCPMx.CAPP = “1” 以及 CCAPMx.CAPN = “1”
- 根据需要配置捕获中断及中断处理程序。
- 按照定时/计数器配置 PCA 计数器启动。

注意：

- 随后由同一模块的捕获值会覆盖现有捕获的值。为了保持捕获的值，在中断服务程序中将它保存在 RAM 里面，这个操作必须在下一次事件出现之前完成，否则就会丢失前面一次捕获采样值。




图 17-3 PCA 捕获功能框图

17.2.3 PCA 比较功能

比较功能提供如下功能，高速输出模式，WDT 模式，16 为 PWM 模式和 8 位 PWM 模式。在前三个功能中，比较/捕获模块比较 16 位 PCA 定时器/计数器的值与预先加载到该模块的 CCAPx 寄存器中的 16 位值。在 8 位 PWM 模式下，PCA 模块不断地将 PCA 定时器/计数器低字节寄存器（CNT）与一个在 CCAPxL 模块寄存器 8 位的值进行比较。每 4 个时钟周期比较一次，即与最快的 PCA 定时器/计数器的时钟速率相匹配。

设置 CCAPMx.ECOM 位选择该模块的比较功能。

若要正确使用在比较模式下的模块，请遵守以下的一般程序：

- 选择 PCA 模块的操作模式。
- 选择 PCA 定时器/计数器的输入信号。
- 比较值加载到模块的比较/捕获寄存器对。
- 设置 PCA 定时器/计数器运行控制位。
- 匹配后产生中断，清除模块的比较/捕获标志。

17.2.3.1 比较翻转输出模式

在比较翻转输出模式，每当 PCA 计数器内的值与模块的 16 位捕捉/比较寄存器（CCAPx）发生匹配时，模块 PCA 的 CH[x] 引脚上的逻辑电平将发生变化。这可以提供比切换 IO 输出有更高精度，因为这个输出不会被中断响应而影响输出频率，靠 CPU 来切换 IO 输出的话，功耗，精度都有所欠缺。

要设定一个比较/捕获模块的比较翻转输出模式，设置 CCAPMx.ECOM, CCAPMx.MAT 和 CCAPMx.TOG 位。PCA 定时器/计数器和比较/捕获的寄存器（CCAPx）之间的匹配切换 PCA 的 CH[x] 信号，并设置模块的比较/捕获标志（CCON.CCFx）。通过软件设置或清除 PCA 的 CH[x] 信号，用户可以选择匹配切换信号从低到高或高到低。

用户也可以选择产生一个中断请求，通过设置相应的中断使能位（CCAPMx.CCIE）当匹配发生时，即可产生中断请求。由于硬件无法清除的比较/捕获标志中断，用户必须在软件中清除这个标志位。如果用户在中断程序中不去改变比较/捕获寄存器，PCA 并重新计数比较值，如相匹配则发生下一次翻转。在中断服务程序中，一个新的 16 位比较值可以被写入比较/捕获的寄存器（CCAPx）。

注意:

- 为了防止无效的匹配，而更新这些寄存器，用户软件应该写 CCAPxL 的首先然后 CCAPxH。写到 CCAPxL 清除禁用比较功能 ECOM 位，而写到 CCAPxH 设置的 ECOM 位，重新启用比较功能。




图 17-4 PCA 比较功能框图

17.2.3.2 PCA 16 位 PWM 功能

在比较输出 PWM 模式，每当 PCA 计数器内的值与模块的 16 位捕捉/比较寄存器 (CCAPx) 发生匹配时，模块 PCA 的 CH[x] 引脚上的逻辑电平将发生变化。计数器溢出时，CH[x] 引脚上的逻辑电平将清零。这可以提供一组 16 位的 PWM 输出。

要设定一个比较/捕获模块的 PWM 模式，设置 CCAPMx.ECOM, CCAPMx.MAT 和 CCAPMx.TOG 位及 EPWM 寄存器。PCA 定时器/计数器和比较/捕获的寄存器 (CCAPx) 之间的匹配切换 PCA 的 CH[x] 信号，并设置模块的比较/捕获标志 (CCON.CCFx)。

用户也可以选择产生一个中断请求，通过设置相应的中断使能位 (CCAPMx.CCIE) 当匹配发生时，即可产生中断请求。由于硬件无法清除的比较/捕获标志中断，用户必须在软件中清除这个标志位。




图 17-5 PCA 16 位 PWM 功能框图

17.2.3.3 PCA 模块 4 的 WDT 功能

HC32F030 系列除了一个 WDT 硬件模块, PCA 的模块 4, 还提供一个可编程频率的 16 位 WDT。当 PCA 定时器/计数器的计数值与模块 4 中存储的值比较/捕获寄存器(CCAP4)相匹配时, 这种模式产生复位信号。PCA 的 WDT 复位信号做为一个独立的复位信号。与外部复位 (RST), 硬件看门狗复位 (WDTRST) 和 LVD 低电压复位, POR 上电下电复位相结合。用户可以自由结合或单独使用它们。模块 4 是具有 WDT 模式唯一 PCA 的模块。当不设置为 WDT 时, 它可以在其它模式中独立使用。




图 17-6 PCA WDT 功能框图

当把 PCA 模块 4 当 WDT 使用时, 必须设置 CCAPM4.ECOM4, CCAPM4.MAT4 以及 CMOD.WDTE。另外 PCA 定时器/计数器可以设置 CMOD.CPS 来选择不同的输入计数频率。

在比较/捕获寄存器(CCAP4)输入一个 16 位的比较值。在 PCA 定时器/计数器(CNT), 输入一个 16 位的初始值或使用复位值 (0000h)。这些值乘以的 PCA 输入脉冲率之间的差额确定的 WDT 匹配运行时间。设置定时器/计数器运行控制位 (CCON.CR) 启动 PCA WDT。每次匹配时, PCA 的 WDT 产生复位信号。要防止一个 PCA WDT 复位, 用户有三种选择。

- 定期的比较值 CCAP4 的改变, 所以匹配永远不会发生。

- 定期更改 PCA 定时器/计数器值 (CNT) 所以匹配永远不会发生。
- 通过在匹配前清除的 CMOD.WDTE 位来禁用模块复位输出信号,后来重新启用它。

前两个选项是更可靠的, 因为 WDT 在第三个选项没有被禁用。

第二个选项是不推荐, 如果其他 PCA 模块都在使用, 因为五个模块共享一个共同的时间基。因此, 在大多数应用中的第一个选项是最好的。

PCA WDT 配置流程

- 1) 配置 WDT 比较/捕获寄存器 PCA_CCAP4
- 2) 配置 PCA 计数寄存器 PCA_CNT
- 3) 配置 PCA_CCAMP4 选择比较匹配功能
- 4) 配置 PCA_CM0D 选择输入时钟, 使能 WDT 功能
- 5) 启动 PCA
- 6) 选择清除 PCA WDT 清除方式在 PCA WDT 复位前清除 PCA WDT

17.2.3.4 PCA 8 位 PWM 功能

脉宽调制是一种使用程序来控制波形占空比, 周期, 相位的技术。5 个 PCA 模块都可以被独立地用于在对应 PCA 的 CH[x]引脚产生脉宽调制 (PWM) 输出, 脉冲宽度为 8 位分辨率。PWM 输出的频率取决于 PCA 计数器/定时器的时基。使用模块的捕捉/比较寄存器 CCAPxL 来改变 PWM 输出信号的占空比。当 PCA 计数器/定时器的低字节 (CL) 与 CCAPxL 中的值相等时, PCA 的 CH[x]引脚上的输出被置“1”; 当 CL 中的计数值溢出时, PCA 的 CH[x]输出被复位“0”。当计数器/定时器的低字节 CL 溢出时 (从 0xFF 到 0x00), 保存在 CCAPxH 中的值被自动装入到 CCAPxL, 不需软件干预。




图 17-7 PCA PWM 功能框图

在这种模式下，PCA 定时器/计数器（CL）的低字节中的值是不断在低字节比较/捕获寄存器（CCAPxL）的值相比。当 $CL < CCAPxL$ ，输出波形为低。当两者匹配时（ $CL = CCAPxL$ ），输出波形去到高，直到 CL 溢出从 FFH 到 00H，结束期间仍然很高。在溢出时，在 CCAPxH 的值自动装载到 CCAPxL 内，一个新的周期的开始。

在 CCAPxL 的值决定当前波形的占空比。在 CCAPxH 的值确定下一个波形的占空比。改变 CCAPxL 中的值即可更改的脉冲宽度调制。正如图所示，8 位值在 CCAPxL 可以从 0（100% 占空比），到 255（0.4% 占空比）。要改变 CCAPxL 值而不会产生毛刺，需要在高字节寄存器（CCAPxH）写入一个新值。当 CL 超过 FFH 滚动到 00h，这个值是由硬件自动加载到 CCAPxL。




图 17-8 PCA PWM 输出波形

要设定一个比较/捕获模块在 PWM 模式下，需要设置 CCAPMx.ECOM 和 CCAPMx.PWM 位。另外 PCA 定时器/计数器由编程 CMOD.CSP[2:0]可以选择输入计数信号频率。在 CCAPxL 输入一个 8 位的值指定第一个 PWM 波形的占空比。在 CCAPxH 输入一个 8 位的值会指定第二个 PWM 波形的占空比。设置定时器/计数器运行控制位 (CCON.CR) 启动 PCA 定时器/计数器。

ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	EPWM	工作方式
X	1	0	0	0	0	X	0	用正沿触发捕获
X	0	1	0	0	0	X	0	用负沿触发捕获
X	1	1	0	0	0	X	0	用跳变沿触发捕获
1	0	0	1	0	0	X	0	软件定时器
1	0	0	1	1	0	X	0	高速输出
1	0	0	0	0	1	X	0	8位脉冲宽度调制器
1	0	0	1	1	0	X	1	16位脉冲宽度调制器

表 17-1 PCA 比较捕获功能模块设置

17.3 PCA 模块与其他模块互连及控制

PCA 通过端口功能选择可以连通到其他模块或端口。

		0	1	2	3	4	5	6	7
GPIO_PCAS[2:0]	PCA_ECI	PX_SEL	Res.	LVD	VC0	VC1	PA05	PB02	PD02
GPIO_PCAS[5:3]	PCA_CH0	PX_SEL	Res.	Res.	LVD	VC1	PA06	PB04	PC06

当 GPIO_PCAS[2:0]=0x0 时，PCA_ECI 输入为 PX_SEL 选择的端口输入，当 GPIO_PCAS[2:0]=0x1~0X7 时，连接其他模块的输入或输出。

当 GPIO_PCAS[5:3]=0x0 时，PCA_CH0 捕获输入为 PX_SEL 选择的端口输入，当 GPIO_PCAS[5:3]=0x1~0X7 时，连接其他模块的输入或输出。

17.4 PCA 寄存器描述

基地址 0X40001000

寄存器	偏移地址	描述
PCA_CCON	0X000	PCA 控制寄存器
PCA_CMOD	0X004	PCA 模式寄存器
PCA_CNT	0X008	PCA 计数寄存器
PCA_INT_CL	0X00C	PCA 中断清除寄存器
PCA_CCAPM0	0x010	PCA 比较/捕获模块0模式寄存器
PCA_CCAPM1	0x014	PCA 比较/捕获模块1模式寄存器
PCA_CCAPM2	0x018	PCA 比较/捕获模块2模式寄存器
PCA_CCAPM3	0x01C	PCA 比较/捕获模块3模式寄存器
PCA_CCAPM4	0x020	PCA 比较/捕获模块4模式寄存器
PCA_CCAP0H	0X024	PCA 比较/捕获模块0高8位寄存器
PCA_CCAP0L	0X028	PCA 比较/捕获模块0低8位寄存器
PCA_CCAP1H	0X02C	PCA 比较/捕获模块1高8位寄存器
PCA_CCAP1L	0X030	PCA 比较/捕获模块1低8位寄存器
PCA_CCAP2H	0X034	PCA 比较/捕获模块2高8位寄存器
PCA_CCAP2L	0X038	PCA 比较/捕获模块2低8位寄存器
PCA_CCAP3H	0X03C	PCA 比较/捕获模块3高8位寄存器
PCA_CCAP3L	0X040	PCA 比较/捕获模块3低8位寄存器
PCA_CCAP4H	0X044	PCA 比较/捕获模块4高8位寄存器
PCA_CCAP4L	0X048	PCA 比较/捕获模块4低8位寄存器
PCA_CCAPO	0X04C	PCA PWM与高速输出标志寄存器
PCA_CCAP0	0X050	PCA 比较/捕获模块0 的16位寄存器
PCA_CCAP1	0X054	PCA 比较/捕获模块1 的16位寄存器
PCA_CCAP2	0X058	PCA 比较/捕获模块2 的16位寄存器
PCA_CCAP3	0X05C	PCA 比较/捕获模块3 的16位寄存器
PCA_CCAP4	0X060	PCA 比较/捕获模块4 的16位寄存器
PCA_CARR	0X064	PCA 周期装载寄存器
PCA_EPWM	0X068	PCA PWM增强寄存器

表 17-2 PCA 寄存器列表

17.4.1 控制寄存器 (PCA_CCON)

偏移地址: 0x000

复位值: 0x0000 0000h

31-8	7	6	5	4	3	2	1	0
Reserved	CF	CR	Reserved	CCF4	CCF3	CCF2	CCF1	CCF0
	RO	RW		RO	RO	RO	RO	RO

位	符号	描述
31:8	Reserved	保留位
7	CF	PCA 计数器溢出标志 (写无效) 当PCA计数溢出时, CF由硬件置位, 如果CMOD寄存器的CFIE位为1, 则CF标志可以产生中断 1: 发生计数器溢出; 0: 无溢出;
6	CR	PCA计数器运行控制位 1: 启动PCA计数器计数 0: 关闭PCA计数器计数
5	Reserved	保留位
4	CCF4	PCA计数器模块4 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当CCAPM4.CCIE置位时, 这个标志位会产生一个PCA中断
3	CCF3	PCA计数器模块3 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当CCAPM3.CCIE置位时, 这个标志位会产生一个PCA中断
2	CCF2	PCA计数器模块2 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当CCAPM2.CCIE置位时, 这个标志位会产生一个PCA中断
1	CCF1	PCA计数器模块1 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当CCAPM1.CCIE置位时, 这个标志位会产生一个PCA中断
0	CCF0	PCA计数器模块0 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当CCAPM0.CCIE置位时, 这个标志位会产生一个PCA中断

17.4.2 模式寄存器 (PCA_CM0D)

偏移地址: 0x004

复位值: 0x0000 0000h

31-8	7	6	5	4	3	2	1	0
Reserved	CIDL	WDTE	Reserved		CPS		CFIE	
	RW	RW			RW		RW	

位	符号	描述
31:8	Reserved	保留位
7	CIDL	空闲模式IDLE下, PCA是否停止工作 1: 休眠模式 (sleep) 下, PCA停止工作 0: 休眠模式 (sleep) 下, PCA继续工作
6	WDTE	PCA WDT功能使能控制位 1: 启动PCA模块4 WDT功能 0: 关闭PCA模块4 WDT功能
5:4	Reserved	保留位
3:1	CPS[2:0]	时钟分频选择及时钟源选择 000: PCLK/32 001: PCLK/16 010: PCLK/8 011: PCLK/4 100: PCLK/2 101: timer0 overflow 110: timer1 overflow 111: ECI 外部时钟, 时钟PCLK四分频采样
0	CFIE	PCA计数器中断使能控制信号 1: 使能中断 0: 关闭中断

17.4.3 计数寄存器 (PCA_CNT)

偏移地址: 0x008

复位值: 0x0000 0000h

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CNT	定时器计数器的值 只有在PCA停止状态CNT才可以写入。否则写入无效

17.4.4 中断清除寄存器 (PCA_ICLR)

偏移地址: 0x00C

复位值: 0x0000 009Fh

31-8	7	6	5	4	3	2	1	0
Reserved	CF	Reserved	CCF4	CCF3	CCF2	CCF1	CCF0	
	R1W0		R1W0	R1W0	R1W0	R1W0	R1W0	

位	符号	描述
31:8	Reserved	保留位
7	CF	PCA 计数器溢出标志清除 (软件写0清零, 写1无效), 读出值为1
6:5	RSV	保留位
4	CCF4	PCA计数器模块4 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
3	CCF3	PCA计数器模块3 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
2	CCF2	PCA计数器模块2 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
1	CCF1	PCA计数器模块1 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
0	CCF0	PCA计数器模块0 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1

17.4.5 比较捕获模式寄存器 (PCA_CCAPM0~4)

偏移地址

CCAPM0: 0x010; CCAPM1: 0x014; CCAPM2: 0x018;

CCAPM3: 0x01C; CCAPM4: 0x020;

复位值: 0x0000 0000h

31-8	7	6	5	4	3	2	1	0
Reserved		ECOM	CAPP	CAPN	MAT	TOG	PWM	CCIE
		RW	RW	RW	RW	RW	RW	RW

位	符号	描述
31:7	Reserved	保留位
6	ECOM	允许比较器功能控制位 1: 允许比较器功能; 0: 禁止比较器功能; 当PCA用于软件计数器, 高速输出, PWM模式, WDT模式, 要置位ECOM 写CCAMPHx或CCAMPx寄存器会自动置位ECOM; 写CCAMPLx寄存器会自动清除ECOM位
5	CAPP	正沿捕获控制位 1: 允许上升沿捕获; 0: 禁止上升沿捕获
4	CAPN	负沿捕获控制位 1: 允许下降沿捕获; 0: 禁止下降沿捕获
3	MAT	允许匹配控制位 1: PCA计数值与模块的比较/捕获寄存器的值一旦匹配, 将置位CCON寄存的中断标志CCFx(x=0-4) 0: 禁止匹配功能
2	TOG	翻转控制位 1: 工作在PCA高速输出模式, PCA计数器的值与模块的比较/捕获寄存器的值一旦匹配, CCPx引脚翻转 0: 禁止翻转功能
1	PWM	脉宽调制控制位 1: 允许CCPx引脚作为PWM输出 0: 禁止PWM脉宽调制功能 只有CCAPMx[6:0]=100_0010时, PWM功能才有效
0	CCIE	PCA使能中断 1: 使能比较/捕获中断 0: PCA比较/捕获功能中断禁止

17.4.6 比较捕获数据寄存器高 8 位 (PCA_CCAP0~4H)

偏移地址

CCAP0H: 0x024; CCAP1H: 0x02C; CCAP2H: 0x034;

CCAP3H: 0x03C; CCAP4H: 0x044;

复位值: 0x0000 0000h

31:8	7	6	5	4	3	2	1	0
Reserved	CCAPx[15: 8]							
	RW							

位	符号	描述
31:8	Reserved	保留位
7:0	CCAPx[15:8]	比较/捕获模式高8位寄存器 当PCA模式用于比较/捕获模式时，用于保存16位捕获计数值的高8位；写CCAPxH寄存器会自动置位寄存器CCAPMx的ECOM位。 当PCA模式用于PWM模式时，用于控制输出占空比装载寄存器，在计数器低8位溢出时，装载寄存器会自动更新到PWM比较寄存器

17.4.7 比较捕获数据寄存器低 8 位 (PCA_CCAP0~4L)

偏移地址

CCAP0L: 0x028; CCAP1L: 0x030; CCAP2L: 0x038;

CCAP3L: 0x040; CCAP4L: 0x048;

复位值: 0x0000 0000h

31:8	7	6	5	4	3	2	1	0
Reserved	CCAPx[7: 0]							
	RW							

位	符号	描述
31:8	Reserved	保留位
7:0	CCAPx[7:0]	比较/捕获模式低8位寄存器 当PCA模式用于比较/捕获模式时，用于保存16位捕获计数值的低8位；写CCAPxL寄存器会自动清除寄存器CCAPMx的ECOM位。 当PCA模式用于PWM模式时，用于控制输出占空比比较寄存器，在PWM模式，计数器的低8位的值小于CCAPx[7:0]的值PWM输出低电平，否则PWM输出高电平。

17.4.8 比较捕获 16 位寄存器 (PCA_CCAP0~4)

偏移地址

CCAP0: 0x050; CCAP1: 0x054; CCAP2: 0x058;

CCAP3: 0x05C; CCAP4: 0x060;

复位值: 0x0000 0000h

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCAPx[15: 0]															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CCAPx	比较/捕获模式16位寄存器 当PCA模式用于比较/捕获模式时，用于保存16位捕获计数值；写CCAPx寄存器会置位寄存器CCAPMx的ECOM位。 写CCAPX寄存器相当于写CCAPxL及CCAPxH这两个8位寄存器。在比较/捕获模式下可以直接读写这个寄存器，在PWM模式下，使用CCAPxL及CCAPxH寄存器

17.4.9 比较高速输出标志寄存器 (PCA_CCAPO)

偏移地址: 0x04C

复位值: 0x0000 0000h

31:8	7	6	5	4	3	2	1	0
Reserved				CCAPO4	CCAPO3	CCAPO2	CCAPO1	CCAPO0
				RW	RW	RW	RW	RW

位	符号	描述
31:5	Reserved	保留位
4	CCAPO4	比较模块4的输出值
3	CCAPO3	比较模块3的输出值
2	CCAPO2	比较模块2的输出值
1	CCAPO1	比较模块1的输出值
0	CCAPO0	比较模块0的输出值

17.4.10 周期寄存器 (PCA_CARR)

复位值: 0x0000 0000h

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CARR[15: 0]															
RW															

位	符号	描述
31:16	Reserved	保留位
15:0	CARR	计数周期重载寄存器

17.4.11 增强 PWM 控制 (PCA_EPWM)

复位值: 0x0000 0000h

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															EPWM
Reserved															RW

位	符号	描述
31:1	Reserved	保留位
0	EPWM	16 bit PWM 使能

18 高级定时器 (TIM4/5/6)

18.1 Advanced Timer 简介

Advanced Timer 是一个包含三个定时器 Timer4/5/6。Timer4/5/6 功能相同的高性能计数器，可用于计数产生不同形式的时钟波形，1 个定时器可以产生互补的一对 PWM 或者独立的 2 路 PWM 输出，可以捕获外界输入进行脉冲宽度或周期测量。

Advanced Timer 基本的功能及特性如表所示。

波形模式	锯齿波、三角波
基本功能	• 递加、递减计数方向
	• 软件同步
	• 硬件同步
	• 缓存功能
	• 正交编码计数
	• 通用 PWM 输出
	• 保护机制
	• AOS 关联动作
中断类型	计数比较匹配中断
	计数周期匹配中断
	死区时间错误中断

表 18-1 Advanced Timer 基本特性

端口名	方向	功能
TIMx_CHA	输入/输出	正交编码计数时钟输入端口或捕获输入端口或比较输出端口 (x=4~6)
TIMx_CHB		
TIMTRIA	输入	硬件计数时钟输入端口或捕获输入端口 硬件启动、停止、清零条件输入端口
TIMTRIB		
TIMTRIC		
TIMTRID		

表 18-2 Advanced Timer 端口列表




图 18-1 Advanced Timer 框图

18.2 Advanced Timer 功能描述

18.2.1 基本动作

18.2.1.1 基本波形模式

Timer4/5/6 有 2 种基本计数波形模式，锯齿波模式和三角波模式。波形模式又由于不同的内部计数动作有所细分，三角波模式分为三角波 A 模式、三角波 B 模式。锯齿波和三角波的基本波形如图 18-2 图 18-3 所示。三角波 A 模式与三角波 B 模式区别在于缓存传送有差别，三角波 A 模式一个周期只发生一次缓存传送（谷点），而三角波 B 模式一个周期发生两次缓存传送（峰点和谷点）。




图 18-2 锯齿波波形（递加计数）




图 18-3 三角波波形

18.2.1.2 比较输出

Timer4/5/6 一个定时器有 2 个比较输出端口 (CHxA、CHxB)，可在计数值与计数基准值比较匹配时输出指定的电平。GCMAR、GCMBR 寄存器分别对应了 CHxA、CHxB 的计数比较基准值。当计数器的计数值和 GCMAR 相等时，CHxA 端口输出指定的电平；当计数器的计数值和 GCMBR 相等时，CHxB 端口输出指定电平。

CHxA、CHxB 端口的计数起始电平、停止电平、计数比较匹配时的电平等，可由端口控制寄存器 (PCONR) 的 PCONR.STACA、PCONR.STPCA、PCONR.STASTPSA、PCONR.CMPACA[1:0]、PCONR.PERCA[1:0] 和 PCONR.STACB、PCONR.STPCB、PCONR.STASTPSB、PCONR.CMPACB[1:0]、PCONR.PERCB[1:0] 位设定。图 18-4 为比较输出的动作例。




图 18-4 比较输出动作

18.2.1.3 捕获输入




图 18-5 捕获输入动作

Timer4/5/6 都具有捕获输入功能，具备 2 组捕获输入寄存器（GCMAR、GCMBR），用于保存捕获到的计数值。设定端口控制寄存器（PCONR）的 PCONR.CAPCA、PCONR.CAPCB 位为 1，捕获输入功能就有效了。当设定了对应的捕获输入条件且该条件有效时，当前的计数值就被保存到相应的寄存器（GCMAR、GCMBR）中。每组捕获输入的条件可以是 AOS 事件触发、TIMTRIA-TIMTRID 输入、CHxA 或 CHxB 的输入等，具体的条件选择可通过硬件捕获事件选择寄存器（HCPAR、HCPBR）来设定。图 18-5 为捕获输入的动作例。

18.2.2 时钟源选择

Timer4/5/6 的计数时钟可以有以下几种选择：

- a. PCLK 及 PCLK 的 2、4、8、16、64、256、1024 分频 (GCONR.CKDIV[2:0] 设定)
- b. AOS 事件触发输入 (HCUPR.HCUP[19:16] 或 HCDOR.HCDO[19:16] 设定)
- c. CHxA 和 CHxB 的正交编码输入 (HCUPR.HCUP[7:0] 或 HCDOR.HCDO[7:0] 设定)

d. TIMTRIA-TIMTRID 的端口输入（HCUPR.HCUP [15:8] 或 HCDOR.HCDO [15:8] 设定）

从上述描述可以看到，b、c、d 时钟互相独立，可分别设定有效或无效，并且当选择 b、c、d 时钟时，a 时钟自动无效。

18.2.3 计数方向

Timer4/5/6 的计数器计数方向可通过软件方式改变。不同波形模式时，改变计数方向的方法略有不同。

18.2.3.1 锯齿波计数方向

锯齿波模式时，计数方向可在计数器计数中或停止时设定。

在递加计数中时，设定 GCONR.DIR=0（递减计数），则计数器计数到上溢后变为递减计数模式；在递减计数中时，设定 GCONR.DIR=1（递加计数），则计数器计数到下溢后变为递加计数模式。

在计数停止时，设定 GCONR.DIR 位。则计数开始后直至上溢或下溢时，GCONR.DIR 的设定才会反映到计数中。

18.2.3.2 三角波计数方向

三角波模式时，计数方向只能在计数器停止时设定。在计数中设定计数方向无效。

在计数停止时，设定 GCONR.DIR 位。则计数开始后直至上溢或下溢时，GCONR.DIR 的设定才会反映到计数中。

18.2.4 数字滤波

Timer4/5/6 的 CHxA、CHxB、TIMTRIA~D 端口输入都有数字滤波功能。可通过设定滤波控制寄存器（FCONR）的相关使能位开启对应端口的滤波功能。滤波用的基准时钟也通过滤波控制寄存器（FCONR）设定。

在滤波采样基准时钟采样到端口上 3 次一致的电平时，该电平被当作有效电平传送到模块内部；小于 3 次一致的电平会被当作外部干扰滤掉，不传送到模块内部。其动作例如图 18-6 所示。




图 18-6 捕获输入端口的滤波功能

TIMTRIA~D 端口是一组 Timer4/5/6 间共用的端口，该组端口的数字滤波功能只在 Timer4 实现，其他定时器 Timer5/6 对该组端口的数字滤波功能设定无效。

18.2.5 软件同步

18.2.5.1 软件同步启动

Timer4/5/6 可通过设定软件同步启动寄存器 (SSTAR) 的相关位，实现目标 Timer4/5/6 的同步启动。




图 18-7 软件同步动作

18.2.5.2 软件同步停止

Timer4/5/6 可通过设定软件同步停止寄存器 (SSTPR) 的相关位, 实现目标 Timer4/5/6 的同步停止。

18.2.5.3 软件同步清零

Timer4/5/6 可通过设定软件同步清零寄存器 (SCLRR) 的相关位, 实现目标 Timer4/5/6 的同步清零。

如图 18-7 所示、若设定 Timer4 的 SSTAR.SSTA0=SSTAR.SSTA1=SSTAR.SSTA2,即可实现 Timer4/5/6 的软件同步启动。

软件同步动作相关寄存器 (SSTAR、SSTPR、SCLRR) 是一组独立于 Timer4/5/6 外、各个 TIM 间共用的寄存器, 这组寄存器的各个位只在写 1 时有效, 写 0 无效。在读取 SSTAR 寄存器时, 会读出各个定时器的计数器状态, 在读取 SSTPR 或 SCLRR 时, 会读出 0。

18.2.6 硬件同步

每个定时器除独立拥有 2 个通用输入端口 (CHxA、CHxB) 外, 还共同拥有 4 个外部通用输入端口 (TIMTRIA、TIMTRIB、TIMTRIC、TIMTRID) 及 4 个 AOS 目标, 可实现定时器间的硬件同步动作。

18.2.6.1 硬件同步启动

各 Timer4/5/6 均可选择用硬件方式启动计数器, 选择相同硬件启动条件的定时器即可在启动条件有效时实现同步启动。具体的硬件启动条件由硬件启动事件选择寄存器 (HSTAR) 的设定来决定。

18.2.6.2 硬件同步停止

各 Timer4/5/6 均可选择用硬件方式停止计数器, 选择相同硬件停止条件的定时器即可在停止条件有效时实现同步停止。具体的硬件停止条件由硬件停止事件选择寄存器 (HSTPR) 的设定来决定。

18.2.6.3 硬件同步清零

各 Timer4/5/6 均可选择用硬件方式清零计数器, 选择相同硬件清零条件的定时器即可在清零条件有效时实现同步清零。具体的硬件清零条件由硬件清零事件选择寄存器 (HCLRR) 的设定来决定。

18.2.6.4 硬件同步捕获输入

各 Timer4/5/6 均可选择用硬件方式实现捕获输入功能, 选择相同捕获输入功能条件的定时器即可在捕获输入功能条件有效时实现同步捕获输入。具体的硬件捕获输入功能条件由硬件捕获事件选择寄存器 (HCPAR、HCPBR) 的设定来决定。

18.2.6.5 硬件同步计数

Timer4/5/6 均可选择用硬件输入作为 CLOCK 进行计数，选择相同硬件计数条件的定时器即可在硬件计数 CLOCK 有效时实现同步计数。具体的硬件计数条件由硬件递加事件选择寄存器（HCUPR）和硬件递减事件选择寄存器（HCDOR）的设定来决定。选择硬件同步计数功能时，只是选择了外部输入时钟源，不影响计数器的启动、停止、清零动作。计数器的启动、停止、清零等还需要单独设定。

图 18-8 所示、Timer4/5/6 的硬件同步动作例。




图 18-8 硬件同步动作

18.2.7 缓存功能

缓存动作是指通过设定缓存控制寄存器（BCONR），在缓存传送时间点，选择发生以下事件：

- 通用周期基准值缓存寄存器（PERBR）的值自动传送到通用周期基准值寄存器（PERAR）中
- 通用比较基准值缓存寄存器（GCMCR、GCMDR）的值自动传送到通用比较基准值寄存器（GCMAR、GCMBR）中（比较输出时）
- 通用比较基准值寄存器（GCMAR、GCMBR）的值自动传送到通用比较基准值缓存寄存器（GCMCR、GCMDR）中（捕获输入时）

图 18-9 所示，是比较输出动作时、通用比较基准值寄存器的单缓存方式的时序图。从图中可以看到，在计数期间改变通用比较基准值寄存器（GCMAR）的值可以调整输出占空比，改变通用周期基准值寄存器（PERAR）的值可以调整输出周期。




图 18-9 单缓存方式比较输出时序

18.2.7.1 缓存传送时间点

18.2.7.2 通用周期基准值缓存传送时间点

周期基准值缓存传送时间点为锯齿波时递加计数上溢点或递减计数下溢点、三角波时计数谷点。

18.2.7.3 通用比较基准值缓存传送时间点

锯齿波 A 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在上溢点或下溢点。

三角波 A 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在计数谷点。

三角波 B 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在计数谷点和计数峰点。

18.2.7.4 捕获输入值缓存传送时间点

捕获输入动作缓存传送时间点为捕获输入动作时。

18.2.7.5 清零动作时缓存传送

在锯齿波计数模式或硬件计数模式时，正常的比较输出动作期间若有清零动作产生，通用周期基准值、通用比较基准值、等会根据相应的缓存动作设定状况发生一次缓存传送。

18.2.8 通用 PWM 输出

18.2.8.1 PWM 展频输出

为了降低 PWM 输出对外部的干扰，在 PWM 输出级有展频配置。每个 PWM 输出周期会微调 PWM 输出的相位。




图 18-10 PWM 展频输出示意图

18.2.8.2 独立 PWM 输出

每个定时器的 2 个端口 CHxA、CHxB 能独立的输出 PWM 波。如图 18-11，定时器 Timer6 的 CHA 端口输出 PWM 波。




图 18-11 CHA 输出 PWM 波

18.2.8.3 互补 PWM 输出

CHxA 端口和 CHxB 端口，在不同的模式下可组合输出互补 PWM 波形。

软件设定 GCMBR 互补 PWM 输出

软件设定 GCMBR 互补 PWM 输出是指在锯齿波模式和三角波 A 模式、三角波 B 模式下，用于 CHxB 端口波形输出的通用比较基准值寄存器（GCMBR）的值由寄存器直接设定，与通用比较基准值寄存器（GCMAR）的值没有直接关系。

图 18-12 为软件设定 GCMBR 互补 PWM 波的输出例。




图 18-12 三角波 A 模式时软件设定 GCMBR 互补 PWM 波输出

硬件设定 GCMBR 互补 PWM 输出

硬件设定 GCMBR 互补 PWM 输出是指在三角波 A 模式、三角波 B 模式下，用于 CHxB 端口波形输出的通用比较基准值寄存器 (GCMBR) 的值由通用比较基准值寄存器 (GCMAR) 和死区时间基准值寄存器 (DTUAR、DTDAR) 的值运算决定。

图 18-13 为硬件设定 GCMBR 互补 PWM 波输出例。




图 18-13 三角波 B 模式时硬件设定 GCMBR 互补 PWM 波输出 (对称死区)

18.2.8.4 多相 PWM 输出

每个定时器的 CHxA、CHxB 端口都能输出 2 相独立的 PWM 波或一组互补 PWM 波，多个定时器间组合，同时结合软件、硬件同步动作就可实现多相 PWM 波输出。

如图 18-14, Timer4, Timer5, Timer6 组合输出 6 相 PWM 波；如图 18-15, Timer4, Timer5, Timer6 组合输出 3 相互补 PWM 波。




图 18-14 6 相 PWM 波




图 18-15 三角波 A 模式时带死区时间三相互补 PWM 波输出

18.2.9 正交编码计数

将 CHxA 输入看作 AIN 输入、CHxB 输入看作 BIN 输入、TIMTRIA-D 中的任意一个输入看作 ZIN 输入，Advanced Timer 就可以实现三路输入的正交编码计数。

一个定时器的 AIN、BIN 单独动作可以实现位置计数模式；两个定时器的 AIN、BIN、ZIN 组合动作可以实现公转计数模式，一个定时器用于位置计数，一个定时器用于公转计数。

公转计数模式时，每两个定时器组合（定时器 4、5 组合，定时器 4 作为位置计数单元，定时器 5 作为公转计数单元）分别实现位置计数和公转计数。

AIN 和 BIN 的计数条件通过设定硬件递加事件选择寄存器（HCUPR）和硬件递减事件选择寄存器（HCDOR）中 CHxA 和 CHxB 的正交关系实现；ZIN 的输入动作通过设定位置单元的硬件清零事件选择寄存器（HCLRR）实现位置计数单元的位置计数器清零、通过设定公转单元的硬件递加事件选择寄存器（HCUPR）实现公转计数单元的公转计数器计数。

18.2.9.1 位置计数模式

正交编码位置模式，是指根据 AIN、BIN 的输入实现基本计数功能、相位差计数功能和方向计数功能。

基本计数




图 18-16 位置模式时基本计数动作

通过设定 HCUPR 与 HCDOR 寄存器，可以灵活的实现各种方式的相位差计数。

相位差计数

相位差计数是指根据 AIN 和 BIN 的相位关系进行计数。根据设定的不同，可以实现 1 倍计数、2 倍计数、4 倍计数等，如下图图 18-17~图 18-19 所示。




图 18-17 位置模式时相位差计数动作设定(1 倍)




图 18-18 位置模式时相位差计数动作设定(2 倍)




图 18-19 位置模式时相位差计数动作设定(4 倍)

方向计数

方向计数是指将 AIN 的输入状态设定为方向控制，将 BIN 的输入作为时钟计数，如图 18-20 所示。




图 18-20 位置模式时方向计数动作

18.2.9.2 公转模式

正交编码公转模式，是指在 AIN、BIN 计数的基础上，加入 ZIN 的输入事件以实现
对公转圈数等的判断。公转模式时根据公转计数器的计数方式，可实现 Z 相计数功能、
位置计数器输出计数功能和 Z 相计数与位置计数器输出混合计数功能。即使用两个
Advanced Timer 实现此功能。

Z 相计数

Z 相计数是指根据 ZIN 的输入，公转计数单元进行计数，同时将位置计数单元清零的
计数动作。




图 18-21 公转模式时 Z 相计数动作

位置溢出计数

位置溢出计数是指位置计数单元计数发生上溢或下溢时，产生一个溢出事件，从而触
发公转计数单元的计数器进行一次计数（在该计数方式时 ZIN 的输入不进行公转计
数单元的计数动作和位置计数单元的清零动作）。

位置计数单元的溢出事件通过 AOS 模块的联动选通实现公转计数单元计数，即可实
现位置溢出计数。公转计数单元的硬件递加（递减）事件选择寄存器（HCUPR 或 HCDOR）
的递加（递减）事件选择 Bit16:Bit19 中的 1 位，同时 AOS 模块设定对应的递加（递
减）事件的事件源为位置计数单元的计数溢出事件，具体请参考 AOS 章节。如图
18-22 所示。




图 18-22 公转模式时位置计数器输出计数动作

混合计数

混合计数是指上述 Z 相计数和位置溢出计数两种计数方式合并起来的计数动作，其实现方式也是上述两种计数方式的组合。如图 18-23 所示。




图 18-23 公转模式时 Z 相计数和位置计数器输出混合计数动作

Z 相动作屏蔽

在公转计数模式的 Z 相计数功能或混合计数功能时，可以设定在位置计数器的上溢点或下溢点后的几个周期内（GCONR.ZMSK[0:1]设定），将 ZIN 的有效输入屏蔽，不进行公转计数单元的计数和位置计数单元的清零。

位置计数单元的通用控制寄存器（GCONR）的 GCONR.ZMSKPOS 为 1 时，位置计数单元的 Z 相屏蔽功能使能，Z 相屏蔽的周期数由 GCONR.ZMSK 设定；公转计数单元的通用控制寄存器（GCONR）的 GCONR.ZMSKREV 为 1 时，公转计数单元的 Z 相屏蔽功能使能。

图 18-24 是公转计数模式混合计数时，在位置计数单元计数上溢后的 4 个计数周期内有 ZIN 相输入时，ZIN 相输入的动作无效，即公转计数单元不计数、位置计数单元不

清零；之后再来的 ZIN 相输入正常动作。




图 18-24 公转计数模式-混合计数 Z 相屏蔽动作例 1

图 18-25 是公转计数模式混合计数时，在位置计数单元计数上溢后的第 3 个周期，计数方向发生变化，此时设定的 4 个周期的屏蔽周期变为无效（实际 ZIN 相屏蔽功能维持了 3 个周期），开始向下计数。在位置计数单元发生计数下溢后，ZIN 相屏蔽功能重新开启，维持 4 个周期后变为无效。在 ZIN 相屏蔽期间，ZIN 相的输入功能无效，即公转计数单元不计数、位置计数单元不清零；之后再来的 ZIN 相输入正常动作。




图 18-25 公转计数模式-混合计数 Z 相屏蔽动作例 2

18.2.10 周期间隔响应

Timer4/5/6 的通用比较基准值寄存器 (GCMAR~GCMDR), 在计数比较匹配时可分别产生专用有效请求信号, 送到 AOS 模块中用于和其它模块关联动作。

该请求信号可以每间隔几个周期后产生一次有效的请求信号。通过设定有效周期寄存器 (VPERR) 的 VPERR.PCNTS 位来指定每隔多少个周期请求信号有效一次, 其它周期内即使计数值和比较基准值寄存器 GCMAR 或 GCMBR 的值相等, 也不会输出有效的请求信号。图 18-26 所示是周期间隔有效请求信号的动作例。




图 18-26 周期间隔有效请求信号动作

18.2.11 保护机制

Advanced Timer 可以对端口的输出状态进行保护控制。

Advanced Timer 有 4 个共用的端口输出无效事件接口, 这 4 个接口连接刹车控制模块输出的 4 组刹车事件。每个接口上选通的异常状况事件可从刹车控制设定, 当这些接口上监测到异常状况时, 可以实现对通用 PWM 输出的控制。

端口在正常输出期间, 若监测到从刹车控制过来的刹车事件, 则端口的输出状态可变为预先设定好的状态。通用 PWM 输出端口在刹车控制异常事件发生时, 端口状态可以变为输出高阻态、输出低电平或输出高电平 (PCONR.DISVALA、PCONR.DISVALB 的设定决定)。

例如, 若 PCONR.DISSELA[1:0]=01&PCONR.DISVALA=01 设定时, 则在 CHxA

端口正常输出期间，若输出无效条件 1 上产生刹车事件，则 CHxA 端口上输出变为高阻态。

18.2.12 中断说明

Timer4/5/6 各含有 3 类共计 9 个中断。分别是 4 个通用计数比较匹配中断（含 2 个捕获输入中断）、2 个计数周期匹配中断、1 个死区时间错误中断。

18.2.12.1 计数比较匹配中断

通用比较基准值寄存器（GCMAR-GCMDR）共计 4 个，可分别与计数值比较产生比较匹配有效信号。计数比较匹配时，状态标志寄存器（STFLR）中的 STFLR.CMAF~STFLR.CMDF 位分别会被置为 1。此时若设定中断控制寄存器（ICONR）的 ICONR.INTENA~ICONR.INTEND 中相应位为 1 使能中断，则对应的中断请求也会被触发。

在硬件捕获事件选择寄存器（HCPAR、HCPBR）选择的捕获输入有效条件产生时，捕获输入动作发生。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENA 或 ICONR.INTENB 位为 1 使能中断，则对应的中断请求被触发。

18.2.12.2 计数周期匹配中断

锯齿波递加计数至上溢点、锯齿波递减计数至下溢点、三角波计数至谷点或三角波计数至峰点时，状态标志寄存器（STFLR）的 STFLR.OVFF 或 STFLR.UDFF 位会被置为 1。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENOVF 位与 ICONR.INTENUDF 位使能中断，则在对应的时间点可触发计数周期匹配中断。

18.2.12.3 死区时间错误中断

将死区时间基准值寄存器（DTUAR、DTDAR）的值加载到通用比较基准值寄存器（GCMBR）中时，若超过周期限制，则会产生死区时间错误，状态标志寄存器（STFLR）的 STFLR.DTEF 位会被置为 1。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENDE 位使能中断，则会在该时刻触发死区时间错误中断。

18.2.13 DMA

Timer 支持软件和硬件触发 DMA 进行数据传输。支持数据从其他位置写入定时器，或从定时器读出写入其他位置。可应用于数据捕获后数据的自动搬运和更改周期值或占空比的脉冲宽度的自动调整。每个定时器有两个 DMA 请求,A 请求触发源可选择通用比较捕获 A,C,专用比较 A, 计数上溢出, B 请求触发源可选择通用比较捕获 B、D,专用比较 B, 计数下溢出。

IDREQ	Interrupt Signal of Peripheral
26	TIM4A
27	TIM4B
28	TIM5A
29	TIM5B
30	TIM6A
31	TIM6B

TIMxA 的 触发源可选择比较捕获 A, C, 计数上溢出, 专用比较 A
TIMxB 的 触发源可选择比较捕获 B, D, 计数下溢出, 专用比较 B
定时器模块的 PCLK 与系统 HCLK 不同频时, 不支持硬件触发的 DMA 的数据传输, 参考 DMA 章节。

18.2.14 刹车保护

当可以设定无效条件 0~3, 配置 PCONR.DISVALA, PCONR.DISVALB。无效条件有效时硬件自动将端口状态改变为预设状态 (高电平, 低电平, 高阻态, 保持正常输出)。

18.2.14.1 端口刹车与软件刹车

端口经过极性选择控制, 有效使能后, 经过数字滤波, 同步, 产生端口刹车标志; 端口刹车标志做为 Advanced Timer 的无效条件 3。端口刹车标志需要软件清除。




图 18-27 端口刹车与软件刹车示意图

18.2.14.2 深度休眠模式自动刹车

系统进入深度休眠模式，时钟停止后 PWM 将不能正常工作。深度休眠模式作为 Advanced Timer 的无效条件 2 控制 PWM 刹车。

18.2.14.3 输出电平同高同低刹车

输出电平经过电平监测，有效使能后，经过同步，产生同高同低刹车标志；端口刹车标志做为 Advanced Timer 的无效条件 1。同高同低刹车标志需要软件清除。




图 18-28 输出同高同低刹车示意图

18.2.14.4 VC 刹车

VC0, VC1 中断标志经过使能后作为 Advanced Timer 的无效条件 0。




图 18-29 VC 刹车控制示意图

18.2.15 内部互连

18.2.15.1 中断触发输出

由于 Timer4/5/6 的一个中断包含多个中断源。控制触发 ADC 与控制 AOS 的中断信号有单独控制可以选择不同的源，可以选择上溢出，下溢出，4 个比较匹配共 6 个 TIMx 的中断源的任意中断源作为触发条件。




图 18-30 Timer4/5/6 中断选择

18.2.15.2 AOS 触发

AOS 是系统的内部信号，通过选择控制后可以触发 Advanced Timer 的计数器的开始，停止，清零，加 1，减 1 等功能。Advanced Timer 有 4 路 AOS 触发，每路触发可以选择不同模块的中断源。选择后的信号产生单脉冲触发输入到 Advanced Timer，控制 Advanced Timer 的计数器的开始，停止，清零。

Timer4/5/6 内部使用寄存器选择不同的 AOS_I_TRIG 作为自己的触发信号。如可使用 HSTAR 寄存器可以使用中断触发相应定时器的硬件启动。

	AOS_i_trig0	AOS_i_trig1	AOS_i_trig2	AOS_i_trig3
选择控制信号	ITRIG.IAOS0S	ITRIG.IAOS1S	ITRIG.IAOS2S	ITRIG.IAOS3S
0000	TIM0_INT	TIM0_INT	TIM0_INT	TIM0_INT
0001	TIM1_INT	TIM1_INT	TIM1_INT	TIM1_INT
0010	TIM2_INT	TIM2_INT	TIM2_INT	TIM2_INT
0011	-	-	-	-
0100	TIM4_INTS	TIM4_INTS	TIM4_INTS	TIM4_INTS
0101	TIM5_INTS	TIM5_INTS	TIM5_INTS	TIM5_INTS
0110	TIM6_INTS	TIM6_INTS	TIM6_INTS	TIM6_INTS
0111	UART0_INT	UART0_INT	UART0_INT	UART0_INT
1000	UART1_INT	UART1_INT	UART1_INT	UART1_INT
1001	-	-	-	-
1010	VC0_INT	VC0_INT	VC0_INT	VC0_INT
1011	VC1_INT	VC1_INT	VC1_INT	VC1_INT
1100	-	-	-	-
1101	PCA_INT	PCA_INT	PCA_INT	PCA_INT
1110	SPI_INT	SPI_INT	SPI_INT	SPI_INT
1111	ADC_INT	ADC_INT	ADC_INT	ADC_INT

表 18-3 AOS 源选择

18.2.15.3 端口触发 TRIGA-TRIGD

端口触发可以控制 Advanced Timer 的硬件启动、停止、清零、捕获、计数器加减计数等功能，有数字滤波功能可选，端口可以配置为芯片的任意一个端口上。

选择控制信号分别独立控制	TRIGA	TRIGB	TRIGC	TRIGD
0000	PA3	PA3	PA3	PA3
0001	PB3	PB3	PB3	PB3
0010	PC3	PC3	PC3	PC3
0011	PD3	PD3	PD3	PD3
0100	PA7	PA7	PA7	PA7
0101	PB7	PB7	PB7	PB7
0110	PC7	PC7	PC7	PC7
0111	PD7	PD7	PD7	PD7
1000	PA11	PA11	PA11	PA11
1001	PB11	PB11	PB11	PB11
1010	PC11	PC11	PC11	PC11
1011	PD1	PD1	PD1	PD1
1100	PA15	PA15	PA15	PA15
1101	PB15	PB15	PB15	PB15
1110	PC5	PC5	PC5	PC5
1111	PD5	PD5	PD5	PD5

表 18-4 端口触发选择

18.2.15.4 比较输出 VC 与 Advanced Timer 互连

VC 内部可以互连到 Advanced Timer 的捕获输入端，可以对 VC 输出的边沿进行捕获；

18.2.15.5 UART 与 Advanced Timer 互连

VC 内部可以互连到 Advanced Timer 的捕获输入端，可以对 VC 输出的边沿进行捕获；VC0 与 CHA 连接，VC1 与 CHB 连接；控制在 VC 控制寄存器。

18.3 寄存器描述

CH0 基地址 0x40003000

CH1 基地址 0x40003400

CH2 基地址 0x40003800

寄存器	偏移地址	描述
TIMx_CNTER	0x000	通用计数基准值寄存器
TIMx_PERAR	0x004	通用周期基准值寄存器
TIMx_PERBR	0x008	通用周期基准值缓存寄存器
TIMx_GCMAR	0x010	通用比较A基准值寄存器
TIMx_GCMBR	0x014	通用比较B基准值寄存器
TIMx_GCMCR	0x018	通用比较C基准值寄存器
TIMx_GCMDR	0x01C	通用比较D基准值寄存器
TIMx_SCMAR	0x028	专用比较A基准值寄存器
TIMx_SCMBR	0x02C	专用比较B基准值寄存器
TIMx_DTUAR	0x040	死区时间基准值寄存器
TIMx_DTDAR	0x044	死区时间基准值寄存器
TIMx_GCONR	0x050	通用控制寄存器
TIMx_ICONR	0x054	中断控制寄存器
TIMx_PCONR	0x058	端口控制寄存器
TIMx_BCONR	0x05C	缓存控制寄存器
TIMx_DCONR	0x060	死区控制寄存器
TIMx_FCONR	0x068	滤波控制寄存器
TIMx_VPERR	0x06C	有效周期寄存器
TIMx_STFLR	0x070	状态标志寄存器
TIMx_HSTAR	0x074	硬件启动事件选择寄存器
TIMx_HSTPR	0x078	硬件停止事件选择寄存器
TIMx_HCLRR	0x07C	硬件清零事件选择寄存器
TIMx_HCPAR	0x080	硬件捕获事件选择寄存器
TIMx_HCPBR	0x084	硬件捕获事件选择寄存器
TIMx_HCUPR	0x088	硬件递减事件选择寄存器
TIMx_HCDOR	0x08C	硬件递减事件选择寄存器
TIMx_IFR	0x100	中断标志寄存器
TIMx_ICLR	0x104	中断清除寄存器
TIMx_CR	0x108	展频及中断触发选择寄存器
TIMx_AOSSR	0x110	AOS 选择寄存器, 三个通道共用
TIMx_AOSCL	0x114	AOS 刹车标志清除寄存器, 三个通道共用
TIMx_PTBKS	0x118	端口刹车控制寄存器, 三个通道共用

TIMx_TTRIG	0x11C	端口触发控制寄存器, 三个通道共用
TIMx_ITRIG	0x120	AOS 触发控制寄存器, 三个通道共用
TIMx_PTBKP	0x124	端口刹车极性控制寄存器, 三个通道共用
TIMx_SSTAR	0x3F4	软件同步启动寄存器
TIMx_SSTPR	0x3F8	软件同步停止寄存器
TIMx_SCLRR	0x3FC	软件同步清零寄存器

表 18-5 Advanced Timer 寄存器列表

18.3.1 通用计数基准值寄存器 (TIMx_CNTER)

地址偏移量: 0x000

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	CNT[15:0]	当前计数器的计数值

18.3.2 通用周期基准值寄存器 (TIMx_PERAR)

地址偏移量: 0x004

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PERA[15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	PERA[15:0]	计数周期值, 设定每轮计数的计数周期值

18.3.3 通用周期缓存寄存器 (TIMx_PERBR)

地址偏移量: 0x008

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PERB[15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	PERB[15:0]	缓存计数周期值, 计数周期的缓存值

18.3.4 通用比较基准值寄存器 (TIMx_GCMAR-GCMDR)

地址偏移量: 0x0010, 0x0014, 0x0018, 0x001C

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GCMA-D [15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	GCMA-D [15:0]	计数比较基准值, 比较基准值设定, 与计数值相等时匹配信号有效

18.3.5 专用比较基准值寄存器 (TIMx_SCMAR-SCMBR)

地址偏移量: 0x0028, 0x002C

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCMA-D [15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	SCMA-D [15:0]	计数比较基准值, 比较基准值设定, 与计数值相等时匹配信号有效

18.3.6 死区时间基准值寄存器 (TIMx_DTUAR-DTDAR)

地址偏移量: 0x040, 0x044

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTUA/DTDA [15:0]															
RW															

位	符号	功能描述
31:16	Reserved	-
15:0	DTUA/DA [15:0]	死区时间值, 死区时间设定值

18.3.7 通用控制寄存器 (TIMx_GCONR)

地址偏移量: 0x050

复位值: 0x00000100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												ZMSK[1:0]	ZMSK POS	ZMSK REV	
												RW	RW	RW	

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							DIR	Res.	CKDIV[2:0]		MODE[2:0]		START		
							RW		RW		RW		RW		

位	标记	功能描述
31:20	Reserved	-
19:18	ZMSK[1:0]	Z相输入屏蔽周期数 正交编码Z相输入被屏蔽的计数周期值 00: Z相输入屏蔽功能无效 01: 位置计数上溢后或下溢后的4个计数周期内的Z相输入被屏蔽 10: 位置计数上溢后或下溢后的8个计数周期内的Z相输入被屏蔽 11: 位置计数上溢后或下溢后的16个计数周期内的Z相输入被屏蔽
17	ZMSKPOS	Z相输入位置计数器选择 0: Z相输入时该定时器作为位置计数器, 在屏蔽周期期间内位置计数器清零功能正常动作 1: Z相输入时该定时器作为位置计数器, 在屏蔽周期期间内位置计数器清零功能被屏蔽
16	ZMSKREV	Z相输入公转计数器选择 0: Z相输入时该定时器作为公转计数器, 在屏蔽周期期间内公转计数器计数功能正常动作 1: Z相输入时该定时器作为公转计数器, 在屏蔽周期期间内公转计数器计数功能被屏蔽
15:9	Reserved	-
8	DIR	计数方向 0: 递减计数; 1: 递加计数
7	Reserved	-
6:4	CKDIV[2:0]	计数时钟选择 000: PCLK0 001: PCLK0/2 010: PCLK0/4 011: PCLK0/8 100: 101: PCLK0/64 110: PCLK0/256 111: PCLK0/1024 PCLK0/16
3:1	MODE[2:0]	计数模式

		000: 锯齿波A模式 100: 三角波A模式 101: 三角波B模式 请不要设定其它值
0	START	计数器启动 0: 计数器关闭; 1: 计数器启动 <i>注: 该位在软件停止条件或硬件停止条件有效时, 会自动变为0</i>

18.3.8 中断控制寄存器 (TIMx_ICONR)

地址偏移量: 0x054

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												INTEN SBD	INTEN SBU	INTEN SAD	INTEN SAU
												RW	RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
INTEN SAMH	INTEN SAML	Reserved					INTEN DE	INTEN UDF	INTEN OVF	Reserved			INTEN D	INTEN C	INTEN B	INTEN A
RW	RW						RW	RW	RW				RW	RW	RW	RW

位	标记	功能
31:20	Reserved	-
19	INTENSBD	专用向下计数触发ADC使能B
18	INTENSBU	专用向上计数触发ADC使能B
17	INTENSAD	专用向下计数触发ADC使能A
16	INTENSAU	专用向上计数触发ADC使能A
15	INTENSAMH	同高中断使能
14	INTENSAML	同低中断使能
13:9	Reserved	-
8	INTENDE	死区时间错误中断使能 0: 死区时间错误时, 该中断无效 1: 死区时间错误时, 该中断使能
7	INTENUDF	下溢中断使能 0: 锯齿波时下溢发生或三角波时计数到谷点, 该中断无效 1: 锯齿波时下溢发生或三角波时计数到谷点, 该中断使能
6	INTENOVF	上溢中断使能 0: 锯齿波时上溢发生或三角波时计数到峰点, 该中断无效 1: 锯齿波时上溢发生或三角波时计数到峰点, 该中断使能
5:4	Reserved	-
3	INTEND	计数匹配中断使能D 0: GCMDR 寄存器与计数值相等时, 该中断无效 1: GCMDR 寄存器与计数值相等时, 该中断使能
2	INTENC	计数匹配中断使能C 0: GCMCR 寄存器与计数值相等时, 该中断无效

		1: GCMCR 寄存器与计数值相等时，该中断使能
1	INTENB	计数匹配中断使能B 0: GCMBR 寄存器与计数值相等时，或者发生捕获输入事件时，该中断无效 1: GCMBR 寄存器与计数值相等时，或者发生捕获输入事件时，该中断使能
0	INTENA	计数匹配中断使能A 0: GCMAR 寄存器与计数值相等时，或者发生捕获输入事件时，该中断无效 1: GCMAR 寄存器与计数值相等时，或者发生捕获输入事件时，该中断使能

18.3.9 端口控制寄存器 (TIMx_PCONR)

地址偏移量: 0x058

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		DISVALB	DISSELB	OUTENB	PERCB	CMPCB	STASTPSB	STPCB	STACB	CAPCB					
		RW	RW	RW	RW	RW	RW	RW	RW	RW					

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		DISVALA	DISSELA	OUTENA	PERCA	CMPCA	STASTPSA	STPCA	STACA	CAPCA					
		RW	RW	RW	RW	RW	RW	RW	RW	RW					

位	标记	功能
31:29	Reserved	-
28:27	DISVALB	CHxB 输出状态控制 00: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口正常输出 01: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出高阻态 10: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出低电平 11: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出高电平
26:25	DISSELB	强制输出无效条件选择B 00: 选择强制输出无效条件0; 01: 选择强制输出无效条件1 10: 选择强制输出无效条件2; 11: 选择强制输出无效条件3
24	OUTENB	输出使能B 0: Advanced Timer 功能时的 CHxB 端口输出无效 1: Advanced Timer 功能时的 CHxB 端口输出有效
23:22	PERCB	周期值匹配时端口状态设定B 00: 计数器计数值与周期值相等时, CHxB 端口输出保持为低电平 01: 计数器计数值与周期值相等时, CHxB 端口输出设定为高电平 10: 计数器计数值与周期值相等时, CHxB 端口输出设定为先前状态 11: 计数器计数值与周期值相等时, CHxB 端口输出设定为反转电平
21:20	CMPCB	比较值匹配时端口状态设定B 00: 计数器计数值与 GCMBR 相等时, CHxB 端口输出保持为低电平 01: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为高电平 10: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为先前状态 11: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为反转电平
19	STASTPSB	计数开始停止端口状态选择B 0: 计数开始或停止时, CHxB 端口输出由 STACB、STPCB 决定 1: 计数开始或停止时, CHxB 端口输出设定为先前状态 <i>注: 此处的计数开始是指初始计数开始或停止再开始; 计数停止是指初始时停</i>

		<i>止或计数开始后再停止</i>
18	STPCB	计数停止端口状态设定B 0: 计数停止时, CHxB 端口输出设定为低电平 1: 计数停止时, CHxB 端口输出设定为高电平
17	STACB	计数开始端口状态设定B 0: 计数开始时, CHxB 端口输出设定为低电平 1: 计数开始时, CHxB 端口输出设定为高电平
16	CAPCB	功能模式选择B 0: 比较输出功能; 1: 捕获输入功能
15:13	Reserved	-
12:11	DISVALA	CHxA 输出状态控制 00: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口正常输出 01: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出高阻态 10: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出低电平 11: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出高电平
10:9	DISSELA	强制输出无效条件选择A 00: 选择强制输出无效条件0; 01: 选择强制输出无效条件1 10: 选择强制输出无效条件2; 11: 选择强制输出无效条件3
8	OUTENA	输出使能A 0: Advanced Timer 功能时的 CHxA 端口输出无效 1: Advanced Timer 功能时的 CHxA 端口输出有效
7:6	PERCA	周期值匹配时端口状态设定A 00: 计数器计数值与周期值相等时, CHxA 端口输出保持为低电平 01: 计数器计数值与周期值相等时, CHxA 端口输出设定为高电平 10: 计数器计数值与周期值相等时, CHxA 端口输出设定为先前状态 11: 计数器计数值与周期值相等时, CHxA 端口输出设定为反转电平
5:4	CMPCA	比较值匹配时端口状态设定A 00: 计数器计数值与 GCMAR 相等时, CHxA 端口输出保持为低电平 01: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为高电平 10: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为先前状态 11: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为反转电平
3	STASTPSA	计数开始停止端口状态选择A 0: 计数开始或停止时, CHxA 端口输出由 STACA、STPCA 决定 1: 计数开始或停止时, CHxA 端口输出设定为先前状态 <i>注: 此处的计数开始是指初始计数开始或停止再开始; 计数停止是指初始时停止或计数开始后再停止</i>
2	STPCA	计数停止端口状态设定A 0: 计数停止时, CHxA 端口输出设定为低电平; 1: 计数停止时, CHxA 端口输出设定为高电平
1	STACA	计数开始端口状态设定A 0: 计数开始时, CHxA 端口输出设定为低电平 1: 计数开始时, CHxA 端口输出设定为高电平

0	CAPCA	功能模式选择A 0: 比较输出功能; 1: 捕获输入功能
---	-------	---------------------------------

18.3.10 缓存控制寄存器 (TIMx_BCONR)

地址偏移量: 0x05C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							BENP	Reserved					BENB	Res.	BENA
							RW						RW		RW

位	标记	功能
31:9	Reserved	-
8	BENP	周期值缓存传送 0: 缓存传送无效 1: 缓存传送使能 (PERBR->PERAR)
7:3	Reserved	-
2	BENB	通用比较值缓存传送B 0: 缓存传送无效 1: 缓存传送使能 比较输出功能时: (GCMDB->GCMBR); 捕获输入功能时: (GCMBR->GCMDB)
1	Reserved	-
0	BENA	通用比较值缓存传送A 0: 缓存传送无效 1: 缓存传送使能 比较输出功能时: (GCMCR->GCMAR); 捕获输入功能时: (GCMAR->GCMCR)

18.3.11 死区控制寄存器 (TIMx_DCONR)

地址偏移量: 0x060

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							SEPA	Reserved							DTCEN
							RW								RW

位	标记	功能
31:9	Reserved	-
8	SEPA	分离设定 0: DTUAR 和 DTDAR 分别设定 1: DTDAR 的值和 DTUAR 的值自动相等
7:1	Reserved	-
0	DTCEN	死区功能 0: 死区功能无效 1: 死区功能有效

18.3.12 滤波控制寄存器 (TIMx_FCONR)

地址偏移量: 0x068

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Res.	NOFI CKTD	NOFI ENTD	Res.	NOFI CKTC	NOFI ENTC	Res.	NOFICKTB	NOFIENB	Res.	NOFICKTA	NOFIENTA					
	RW	RW		RW	RW		RW	RW		RW	RW					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved								NOFICKGB	NOFIENGB	Res.	NOFICKGA	NOFIENGA				
								RW	RW		RW	RW				

位	标记	功能
31	Reserved	-
30:29	NOFICKTD	TRID 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
28	NOFIENDT	TRID 端口捕获输入滤波使能, 0无效; 1使能
27	Reserved	-
26:25	NOFICKTC	TRIC 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
24	NOFIENTC	TRIC 端口捕获输入滤波使能, 0无效; 1使能
23	Reserved	-
22:21	NOFICKTB	TRIB 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
20	NOFIENB	TRIB 端口捕获输入滤波使能, 0无效; 1使能
19	Reserved	-
18:17	NOFICKTA	TRIA 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
16	NOFIENTA	TRIA 端口捕获输入滤波使能, 0无效; 1使能
15:7	Reserved	-
6:5	NOFICKGB	CHxIB 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
4	NOFIENGB	CHxIB 端口捕获输入滤波使能, 0无效; 1使能
3	Reserved	-
2:1	NOFICKGA	CHxIA 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
0	NOFIENGA	CHxIA 端口捕获输入滤波使能, 0无效; 1使能

注意：

- TRIGA-D 滤波设置只有在 TIM4 中设置有效，在 Timer5/6 设置无效。

18.3.13 有效周期寄存器 (TIMx_VPERR)

地址偏移量: 0x06C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											PCNTS		PCNTE		
											RW		RW		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											GEP	GEPE	GEPE	GEPE	
											ERID	RIC	RIB	RIA	
											RW	RW	RW	RW	

位	标记	功能
31:21	Reserved	-
20:18	PCNTS	有效周期选择 000: 有效周期选择功能无效 001: 每隔1个周期有效一次 010: 每隔2个周期有效一次 011: 每隔3个周期有效一次 100: 每隔4个周期有效一次 101: 每隔5个周期有效一次 110: 每隔6个周期有效一次 111: 每隔7个周期有效一次
17:16	PCNTE	有效周期计数条件选择 00: 有效周期选择功能无效 01: 锯齿波计数上、下溢点或三角波波谷做为计数条件 10: 锯齿波计数上、下溢点或三角波波峰做为计数条件 11: 锯齿波计数上、下溢点或三角波波谷、波峰做为计数条件
15:4	Reserved	-
3	GEPERID	通用信号有效周期选择D 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
2	GEPERIC	通用信号有效周期选择C 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
1	GEPERIB	通用信号有效周期选择B 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
0	GEPERIA	通用信号有效周期选择A 0: 有效周期选择功能无效; 1: 有效周期选择功能使能

18.3.14 状态标志寄存器 (TIMx_STFLR)

地址偏移量: 0x070

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	
DIRF	Reserved							VPERNUM		Reserved					
R								R							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			CMS BDF	CMS BUF	CMS ADF	CMS AUF	DTEF	UDFF	OVFF	Reserved		CMD F	CMC F	CMB F	CMA F
			RW	RW	RW	RW	RW	RW	RW			RW	RW	RW	RW

位	标记	功能
31	DIRF	计数方向 0: 递减计数 1: 递增计数
30:24	Reserved	-
23:21	VPERNUM	周期次数 有效周期选择功能使能时, 计数后的周期次数
20:13	Reserved	-
12	CMSBDF	向下计数专用比较基准值匹配B
11	CMSBUF	向上计数专用比较基准值匹配B
10	CMSADF	向下计数专用比较基准值匹配A
9	CMSAUF	向上计数专用比较基准值匹配A
8	DTEF	死区时间错误 0: 未发生死区时间错误; 1: 发生死区时间错误
7	UDFF	下溢匹配 0: 未发生锯齿波下溢或三角波计数到谷点 1: 发生锯齿波下溢或三角波计数到谷点
6	OVFF	上溢匹配 0: 未发生锯齿波上溢或三角波计数到峰点 1: 发生锯齿波上溢或三角波计数到峰点
5:4	Reserved	-
3	CMDF	计数匹配D 0: GCMDR 寄存器的值与计数值不相等; 1: GCMDR 寄存器的值与计数值相等
2	CMCF	计数匹配C 0: GCMCR 寄存器的值与计数值不相等; 1: GCMCR 寄存器的值与计数值

		相等
1	CMBF	计数匹配B 0: GCMBR 寄存器的值与计数值不相等，且未发生 CHxB 捕获完成动作 1: GCMBR 寄存器的值与计数值相等，或发生 CHxB 捕获完成动作
0	CMAF	计数匹配A 0: GCMAR 寄存器的值与计数值不相等，且未发生 CHxA 捕获完成动作 1: GCMAR 寄存器的值与计数值相等，或发生 CHxA 捕获完成动作

18.3.15 硬件启动事件选择寄存器 (TIMx_HSTAR)

地址偏移量: 0x074

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STARTS	Reserved														
RW															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31	STARTS	硬件启动使能 0: 硬件启动无效 1: 硬件启动有效 <i>注: 硬件启动有效时, SSTAR 的设定无效</i>
30:16	Reserved	-
15	HSTA15	硬件启动条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
14	HSTA14	硬件启动条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
13	HSTA13	硬件启动条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
12	HSTA12	硬件启动条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
11	HSTA11	硬件启动条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
10	HSTA10	硬件启动条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
9	HSTA9	硬件启动条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效

8	HSTA8	硬件启动条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
7	HSTA7	硬件启动条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
6	HSTA6	硬件启动条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
5	HSTA5	硬件启动条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
4	HSTA4	硬件启动条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
3	HSTA3	硬件启动条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
2	HSTA2	硬件启动条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
1	HSTA1	硬件启动条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
0	HSTA0	硬件启动条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效

18.3.16 硬件停止事件选择寄存器 (TIMx_HSTPR)

地址偏移量: 0x078

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STOPS	Reserved														
RW															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSTP15	HSTA14	HSTP13	HSTP12	HSTP11	HSTP10	HSTP9	HSTP8	HSTP7	HSTP6	HSTP5	HSTP4	HSTP3	HSTP2	HSTP1	HSTP0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31	STOPS	硬件停止使能 0: 硬件停止无效 1: 硬件停止有效 <i>注: 硬件停止有效时, 软件停止的设定无效</i>
30:16	Reserved	-
15	HSTP15	硬件停止条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
14	HSTP14	硬件停止条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
13	HSTP13	硬件停止条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
12	HSTP12	硬件停止条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
11	HSTP11	硬件停止条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
10	HSTP10	硬件停止条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
9	HSTP9	硬件停止条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效

8	HSTP8	硬件停止条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
7	HSTP7	硬件停止条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
6	HSTP6	硬件停止条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
5	HSTP5	硬件停止条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
4	HSTP4	硬件停止条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
3	HSTP3	硬件停止条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
2	HSTP2	硬件停止条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
1	HSTP1	硬件停止条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
0	HSTP0	硬件停止条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效

18.3.17 硬件清零事件选择寄存器 (TIMx_HCELR)

地址偏移量: 0x07C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLEARs	Reserved														
RW															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31	STARTS	硬件清零使能 0: 硬件清零无效 1: 硬件清零有效 <i>注: 硬件清零有效时, 软件清零的设定无效</i>
30:16	Reserved	-
15	HCEL15	硬件清零条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
14	HCEL14	硬件清零条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
13	HCEL13	硬件清零条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
12	HCEL12	硬件清零条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
11	HCEL11	硬件清零条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
10	HCEL10	硬件清零条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
9	HCEL9	硬件清零条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效

8	HCEL8	硬件清零条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
7	HCEL7	硬件清零条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
6	HCEL6	硬件清零条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
5	HCEL5	硬件清零条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
4	HCEL4	硬件清零条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
3	HCEL3	硬件清零条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
2	HCEL2	硬件清零条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
1	HCEL1	硬件清零条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
0	HCEL0	硬件清零条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效

18.3.18 硬件捕获 A 事件选择寄存器 (TIMx_HCPAR)

地址偏移量: 0x080

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:16	Reserved	-
15	HCPA15	硬件捕获A条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
14	HCPA14	硬件捕获A条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
13	HCPA13	硬件捕获A条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
12	HCPA12	硬件捕获A条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
11	HCPA11	硬件捕获A条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
10	HCPA10	硬件捕获A条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
9	HCPA9	硬件捕获A条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
8	HCPA8	硬件捕获A条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
7	HCPA7	硬件捕获A条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效

		1: 条件匹配时, 硬件捕获A有效
6	HCPA6	硬件捕获A条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
5	HCPA5	硬件捕获A条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
4	HCPA4	硬件捕获A条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
3	HCPA3	硬件捕获A条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
2	HCPA2	硬件捕获A条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
1	HCPA1	硬件捕获A条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
0	HCPA0	硬件捕获A条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效

18.3.19 硬件捕获 B 事件选择寄存器 (TIMx_HCPBR)

地址偏移量: 0x084

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:16	Reserved	-
15	HCPB15	硬件捕获B条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
14	HCPB14	硬件捕获B条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
13	HCPB13	硬件捕获B条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
12	HCPB12	硬件捕获B条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
11	HCPB11	硬件捕获B条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
10	HCPB10	硬件捕获B条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
9	HCPB9	硬件捕获B条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
8	HCPB8	硬件捕获B条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
7	HCPB7	硬件捕获B条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效

		1: 条件匹配时, 硬件捕获B有效
6	HCPB6	硬件捕获B条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
5	HCPB5	硬件捕获B条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
4	HCPB4	硬件捕获B条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
3	HCPB3	硬件捕获B条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
2	HCPB2	硬件捕获B条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
1	HCPB1	硬件捕获B条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
0	HCPB0	硬件捕获B条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效

18.3.20 硬件递加事件选择寄存器 (TIMx_HCUPR)

地址偏移量: 0x088

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												HCUP 19	HCUP 18	HCUP 17	HCUP 16
												RW	RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCUP 15	HCUP 14	HCUP 13	HCUP 12	HCUP 11	HCUP 10	HCUP 9	HCUP 8	HCUP 7	HCUP 6	HCUP 5	HCUP 4	HCUP 3	HCUP 2	HCUP 1	HCUP 0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:20	Reserved	-
19	HCUP19	硬件递加条件: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
18	HCUP18	硬件递加条件: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
17	HCUP17	硬件递加条件: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
16	HCUP16	硬件递加条件: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
15	HCUP15	硬件递加条件: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
14	HCUP14	硬件递加条件: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
13	HCUP13	硬件递加条件: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
12	HCUP12	硬件递加条件: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效

11	HCUP11	硬件递加条件: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
10	HCUP10	硬件递加条件: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
9	HCUP9	硬件递加条件: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
8	HCUP8	硬件递加条件: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
7	HCUP7	硬件递加条件: CHxB 端口为高电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
6	HCUP6	硬件递加条件: CHxB 端口为高电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
5	HCUP5	硬件递加条件: CHxB 端口为低电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
4	HCUP4	硬件递加条件: CHxB 端口为低电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
3	HCUP3	硬件递加条件: CHxA 端口为高电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
2	HCUP2	硬件递加条件: CHxA 端口为高电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
1	HCUP1	硬件递加条件: CHxA 端口为低电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
0	HCUP0	硬件递加条件: CHxA 端口为低电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效

18.3.21 硬件递减事件选择寄存器 (TIMx_HCDOR)

地址偏移量: 0x08C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												HCDO 19	HCDO 18	HCDO 17	HCDO 16
												RW	RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCDO 15	HCDO 14	HCDO 13	HCDO 12	HCDO 11	HCDO 10	HCDO 9	HCDO 8	HCDO 7	HCDO 6	HCDO 5	HCDO 4	HCDO 3	HCDO 2	HCDO 1	HCDO 0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:20	Reserved	-
19	HCDO19	硬件递减条件: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
18	HCDO18	硬件递减条件: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
17	HCDO17	硬件递减条件: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
16	HCDO16	硬件递减条件: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
15	HCDO15	硬件递减条件: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
14	HCDO14	硬件递减条件: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
13	HCDO13	硬件递减条件: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
12	HCDO12	硬件递减条件: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效

11	HCDO11	硬件递减条件: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
10	HCDO10	硬件递减条件: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
9	HCDO9	硬件递减条件: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
8	HCDO8	硬件递减条件: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
7	HCDO7	硬件递减条件: CHxB 端口为高电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
6	HCDO6	硬件递减条件: CHxB 端口为高电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
5	HCDO5	硬件递减条件: CHxB 端口为低电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
4	HCDO4	硬件递减条件: CHxB 端口为低电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
3	HCDO3	硬件递减条件: CHxA 端口为高电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
2	HCDO2	硬件递减条件: CHxA 端口为高电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
1	HCDO1	硬件递减条件: CHxA 端口为低电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
0	HCDO0	硬件递减条件: CHxA 端口为低电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效

18.3.22 软件同步启动寄存器 (TIMx_SSTAR)

地址偏移量: 0x3F4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SSTA2	SSTA1	SSTA0
													RW	RW	RW

位	标记	功能
31:3	Reserved	
2	SSTA2	Timer6 软件启动 0: 软件启动无效 1: 软件启动使能
1	SSTA1	Timer5 软件启动 0: 软件启动无效 1: 软件启动使能
0	SSTA0	Timer4 软件启动 0: 软件启动无效 1: 软件启动使能

18.3.23 软件同步停止寄存器 (TIMx_SSTPR)

地址偏移量: 0x3F8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SSTP2	SSTP1	SSTP0
													RW	RW	RW

位	标记	功能
31:3	Reserved	
2	SSTP2	Timer6 软件停止 0: 软件停止无效 1: 软件停止使能
1	SSTP1	Timer5 软件停止 0: 软件停止无效 1: 软件停止使能
0	SSTP0	Timer4 软件停止 0: 软件停止无效 1: 软件停止使能

18.3.24 软件同步清零寄存器 (TIMx_SCLRR)

地址偏移量: 0x3FC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SCLR2	SCLR1	SCLR0
													RW	RW	RW

位	标记	功能
31:3	Reserved	
2	SCLR2	Timer6 软件清零 0: 软件清零无效 1: 软件清零使能
1	SCLR1	Timer5 软件清零 0: 软件清零无效 1: 软件清零使能
0	SCLR0	Timer4 软件清零 0: 软件清零无效 1: 软件清零使能

18.3.25 中断标志寄存器 (TIMx_IFR)

地址偏移量: 0x100

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
SAMHF	SAMLF	Reserved					DTEF	UDFF	OVFF	Reserved			CMDF	CMCF	CMBF	CMAF
RO	RO						RO	RO	RO				RO	RO	RO	RO

位	标记	功能
31:16	Reserved	-
15	SAMHF	CHxA/B 端口高状态中断标志 0: CHxA 和 CHxB 端口上没有同时出现高电平 1: CHxA 和 CHxB 端口上同时出现高电平
14	SAMLF	CHxA/B 端口低状态中断标志 0: CHxA 和 CHxB 端口上没有同时出现低电平 1: CHxA 和 CHxB 端口上同时出现低电平
13:9	Reserved	-
8	DTEF	死区时间错误中断标志 0: 未发生死区时间错误; 1: 发生死区时间错误
7	UDFF	下溢匹配中断标志 0: 未发生锯齿波下溢或三角波计数到谷点 1: 发生锯齿波下溢或三角波计数到谷点
6	OVFF	上溢匹配中断标志 0: 未发生锯齿波上溢或三角波计数到峰点 1: 发生锯齿波上溢或三角波计数到峰点
5:4	Reserved	-
3	CMDF	计数匹配D中断标志 0: GCMDR 寄存器的值与计数值不相等; 1: GCMDR 寄存器的值与计数值相等
2	CMCF	计数匹配C中断标志 0: GCMCR 寄存器的值与计数值不相等; 1: GCMCR 寄存器的值与计数值相等
1	CMBF	计数匹配B中断标志 0: GCMBR 寄存器的值与计数值不相等, 且未发生 CHxB 捕获完成动作 1: GCMBR 寄存器的值与计数值相等, 或发生 CHxB 捕获完成动作
0	CMAF	计数匹配A中断标志

		0: GCMAR 寄存器的值与计数值不相等，且未发生 CHxA 捕获完成动作 1: GCMAR 寄存器的值与计数值相等，或发生 CHxA 捕获完成动作
--	--	--

18.3.26 中断标志清除寄存器 (TIMx_ICLR)

地址偏移量: 0x104

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
SAMHC	SAMLC	Reserved					DTEC	UDFC	OVFC	Reserved			CMDC	CMCC	CMBC	CMAC
R1W0	R1W0						R1W0	R1W0	R1W0				R1W0	R1W0	R1W0	R1W0

位	标记	功能
31:16	Reserved	-
15	SAMHC	CHxA/B 端口高状态中断标志清除, 写1无效, 写0清除对应中断
14	SAMLC	CHxA/B 端口低状态中断标志清除, 写1无效, 写0清除对应中断
13:9	Reserved	-
8	DTEC	死区时间错误中断标志清除, 写1无效, 写0清除对应中断
7	UDFC	下溢匹配中断标志清除, 写1无效, 写0清除对应中断
6	OVFC	上溢匹配中断标志清除, 写1无效, 写0清除对应中断
5:4	Reserved	-
3	CMDC	计数匹配D中断标志清除, 写1无效, 写0清除对应中断
2	CMCC	计数匹配C中断标志清除, 写1无效, 写0清除对应中断
1	CMBC	计数匹配B中断标志清除, 写1无效, 写0清除对应中断
0	CMAC	计数匹配A中断标志清除, 写1无效, 写0清除对应中断

18.3.27 展频及中断触发选择 (TIMx_CR)

地址偏移量: 0x108

复位值: 0x0000 0300

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved										Dma_s_cmb	Dma_s_cma	Dma_g_udf	Dma_g_ovf	Reserved		Dma_g_cmd
										RW	RW	RW	RW			RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Dma_g_cmc	Dma_g_cmb	Dma_g_cma	CMS_BE	CMS_AE	DITENS	DITEN_B	DITEN_A	UDFE	OVFE	Reserved			CMDE	CMCE	CMBE	CMAE
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW				RW	RW	RW	RW

位	标记	功能
31:23	Reserved	-
22	Dma_s_cmb	专用比较DMA使能
21	Dma_s_cma	专用比较DMA使能
20	Dma_g_udf	下溢出DMA使能
19	Dma_g_ovf	上溢出DMA使能
18:17	Reserved	
16	Dma_g_cmd	通用比较DMA使能
15	Dma_g_cmc	通用比较DMA使能
14	Dma_g_cmb	通用比较DMA使能
13	Dma_g_cma	通用比较DMA使能
12	CMSBE	专用比较基准值匹配B使能触发ADC
11	CMSAE	专用比较基准值匹配A使能触发ADC
10	DITENS	PWM 展频计数选择 0: 选择下溢出, 1: 选择上溢出
9	DITENB	PWM 通道B展频使能 0: 使能无效, 1: 使能有效, 每个周期改变 PWM 的输出延时
8	DITENA	PWM 通道A展频使能 0: 使能无效, 1: 使能有效, 每个周期改变 PWM 的输出延时
7	UDFE	下溢匹配使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg
6	OVFE	上溢匹配使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg
5:4	Reserved	-

3	CMDE	计数匹配D使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg
2	CMCE	计数匹配C使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg
1	CMBE	计数匹配B使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg
0	CMAE	计数匹配A使能触发 ADC 0: 使能无效, 1: 使能有效, 这个匹配可以控制 ADC/AOS_i_tirg

18.3.28 AOS 选择控制寄存器 (TIMx_AOSSR)

地址偏移量: 0x110

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SMH2	SMH1	SMH0	SML2	SML1	SML0	SOFTBK	Reserved			BFILTEN	BFILTS	FSAME	FBRAKE	
	RW	RW	RW	RW	RW	RW	RW				RW	RW	RW	R	R

位	标记	功能
31:14	Reserved	-
13	SMH2	通道2同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
12	SMH1	通道1同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
11	SMH0	通道0同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
10	SML2	通道2同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
9	SML1	通道1同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
8	SML0	通道0同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
7	SOFTBK	软件刹车: 写1实现软件刹车
6:5	Reserved	-
4	BFILTEN	端口刹车滤波使能
3:2	BFILTS	端口刹车滤波时钟选择
1	FSAME	同高同低刹车标志, 只读
0	FBRAKE	端口刹车标志, 只读

18.3.29 AOS 选择控制寄存器标志清除 (TIMx_AOSCL)

地址偏移量: 0x114

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														FSAME	FBRAKE
														R	R

位	标记	功能
31:2	Reserved	-
1	FSAME	同高同低刹车标志清除, 写0清除, 写1无效, 读恒为1
0	FBRAKE	端口刹车标志清除, 写0清除, 写1无效, 读恒为1

18.3.30 端口刹车控制寄存器 (TIMx_PTBKS)

地址偏移量: 0x118

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN15	EN14	EN13	EN12	EN11	EN10	EN9	EN8	EN7	EN6	EN5	EN4	EN3	EN2	EN1	EN0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:16	Reserved	-
15	EN15	PD5 刹车端口使能: 1 选择, 0无效
14	EN14	PC5 刹车端口使能: 1 选择, 0无效
13	EN13	PB15 刹车端口使能: 1 选择, 0无效
12	EN12	PA15 刹车端口使能: 1 选择, 0无效
11	EN11	PD1 刹车端口使能: 1 选择, 0无效
10	EN10	PC11 刹车端口使能: 1 选择, 0无效
9	EN9	PB11 刹车端口使能: 1 选择, 0无效
8	EN8	PA11 刹车端口使能: 1 选择, 0无效
7	EN7	PD7 刹车端口使能: 1 选择, 0无效
6	EN6	PC7 刹车端口使能: 1 选择, 0无效
5	EN5	PB7 刹车端口使能: 1 选择, 0无效
4	EN4	PA7 刹车端口使能: 1 选择, 0无效
3	EN3	PD3 刹车端口使能: 1 选择, 0无效
2	EN2	PC3 刹车端口使能: 1 选择, 0无效
1	EN1	PB3 刹车端口使能: 1 选择, 0无效
0	EN0	PA3 刹车端口使能: 1 选择, 0无效

18.3.31 端口触发控制寄存器 (TIMx_TTRIG)

地址偏移量: 0x11C

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIGDS				TRIGCS				TRIGBS				TRIGAS			
RW				RW				RW				RW			

位	标记	功能
31:16	Reserved	-
15:12	TRIGDS	TIMx 触发D端口选择
11:8	TRIGCS	TIMx 触发C端口选择
7:4	TRIGBS	TIMx 触发B端口选择
3:0	TRIGAS	TIMx 触发A端口选择

控制信号与端口选择如下

0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
PA3	PB3	PC3	PD3	PA7	PB7	PC7	PD7	PA11	PB11	PC11	PD1	PA15	PB15	PC5	PD5

18.3.32 AOS 触发控制寄存器 (TIMx_ITRIG)

地址偏移量: 0x120

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IAOS3S				IAOS2S				IAOS1S				IAOS0S			
RW				RW				RW				RW			

位	标记	功能
31:16	Reserved	-
15:12	IAOS3S	TIMx AOS3 触发源选择
11:8	IAOS2S	TIMx AOS2 触发源选择
7:4	IAOS1S	TIMx AOS1 触发源选择
3:0	IAOS0S	TIMx AOS0 触发源选择

控制信号 (IAOSxS) 与中断源选择如下 (x=0,1,2,3)

0000	0001	0010	0011	0100	0101	0110	0111
TIM0_INT	TIM1_INT	TIM2_INT	-	TIM4_INTS	TIM5_INTS	TIM6_INTS	UART0_INT
1000	1001	1010	1011	1100	1101	1110	1111
UART1_INT	-	VC0_INT	VC1_INT	-	PCA_INT	SPI_INT	ADC_INT

18.3.33 端口刹车极性控制寄存器 (TIMx_PTBKP)

地址偏移量: 0x124

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POL15	POL14	POL13	POL12	POL11	POL10	POL9	POL8	POL7	POL6	POL5	POL4	POL3	POL2	POL1	POL0
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能
31:16	Reserved	-
15	POL15	PD5 刹车端口极性选择: 1 低电平有效, 0 高电平有效
14	POL14	PC5 刹车端口极性选择: 1 低电平有效, 0 高电平有效
13	POL13	PB15 刹车端口极性选择: 1 低电平有效, 0 高电平有效
12	POL12	PA15 刹车端口极性选择: 1 低电平有效, 0 高电平有效
11	POL11	PD1 刹车端口极性选择: 1 低电平有效, 0 高电平有效
10	POL10	PC11 刹车端口极性选择: 1 低电平有效, 0 高电平有效
9	POL9	PB11 刹车端口极性选择: 1 低电平有效, 0 高电平有效
8	POL8	PA11 刹车端口极性选择: 1 低电平有效, 0 高电平有效
7	POL7	PD7 刹车端口极性选择: 1 低电平有效, 0 高电平有效
6	POL6	PC7 刹车端口极性选择: 1 低电平有效, 0 高电平有效
5	POL5	PB7 刹车端口极性选择: 1 低电平有效, 0 高电平有效
4	POL4	PA7 刹车端口极性选择: 1 低电平有效, 0 高电平有效
3	POL3	PD3 刹车端口极性选择: 1 低电平有效, 0 高电平有效
2	POL2	PC3 刹车端口极性选择: 1 低电平有效, 0 高电平有效
1	POL1	PB3 刹车端口极性选择: 1 低电平有效, 0 高电平有效
0	POL0	PA3 刹车端口极性选择: 1 低电平有效, 0 高电平有效

19 看门狗定时器 (WDT)

19.1 WDT 简介

WDT 用来检测 and 解决由软件错误引起的故障。当 WDT 计数器达到设定的溢出时间后，会触发中断或产生系统复位。WDT 由专用的 10KHz 片内振荡器驱动。




图 19-1 WDT 整体框图

19.2 WDT 功能描述

- 20Bit 自由运行的递增计数器，溢出时间可配置为 1.6ms – 50s。
- 溢出后的动作可配置为中断或复位。
- WDT 时钟由独立的 RC 振荡器提供，可在 Sleep 和 DeepSleep 模式下工作。
- WDTCON 寄存器只有在 WDT 未被启动时才能修改，以防止启动后无意之间修改 WDT 的配置。

19.2.1 WDT 溢出后产生中断

在本模式下，WDT 将按所设定的时间周期性地产生中断。在中断服务程序中需要清除 WDT 中断标志。

配置方法如下所示：

Step1: 配置 WDT_CON.WOV，选择 WDT 计时溢出时间。

Step2: 设置 WDT_CON.WINT_EN 为 1，选择 WDT 溢出后产生中断。

Step3: 使能 NVIC 中断向量表中的 WDT 中断。

Step4: 向 WDT_RST 寄存器依次写入 0x1E、0xE1，启动 WDT 定时器。

Step5: 在中断服务程序中向 WDT_RST 寄存器依次写入 0x1E、0xE1 以清除中断标志。

19.2.2 WDT 溢出后产生复位

在本模式下，WDT 计数器溢出后会产生 Reset 信号，该信号会复位 MCU。用户程序需要在 WDT 溢出前清零 WDT 计数器，从而避免产生 WDT 复位。

配置方法如下所示：

Step1: 配置 WDT_CON.WOV，选择 WDT 计数器溢出时间。

Step2: 设置 WDT_CON.WINT_EN 为 0，选择 WDT 溢出后产生复位。

Step3: 向 WDT_RST 寄存器依次写入 0x1E、0xE1，启动 WDT 定时器。

Step4: 在 WDT 溢出前向 WDT_RST 寄存器依次写入 0x1E、0xE1 以清零 WDT 计数器。

注意：

- 由于 WDT 振荡器是低精度的 RC 振荡器，强烈建议在 WDT 计数器计数值到达溢

出值的一半之前对 WDT 进行清零。

19.3 WDT 寄存器描述

基地址 0X40000F00

寄存器	偏移地址	描述
WDT_RST	0X080	WDT清除控制寄存器
WDT_CON	0X084	WDT控制寄存器

表 19-1 WDT 寄存器列表

19.3.1 WDT 清除控制寄存器 (WDT_RST)

偏移地址: 0x080

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	WDTRST							
	WO							

位	符号	描述
31:8	Reserved	保留位, 读为0
7:0	WDTRST	看门狗启动/清零控制 当看门狗未启动时, 向该寄存器依次写入0x1E、0xE1, 启动WDT定时器。 当看门狗已启动时, 向该寄存器依次写入0x1E、0xE1, 清零WDT定时器及中断标志。

19.3.2 WDT_CON 寄存器

偏移地址: 0x084

复位值: 0x0000 000F

注: 该寄存器只有在 WDT 未运行时才可以写入。

31:16	15:8	7	6	5	4	3	2	1	0
Reserved	WCNTL	WDTINT	Res.	WINT_EN	WDTR	WOV			
	RO	RO		RW	RO	RW			

位	符号	描述																
31:16	Reserved	保留位, 读为0																
15:8	WCNTL	WDT计数器低8位																
7	WDTINT	WDT中断标志 1: 已发生WDT中断, 向WDT_RST寄存器依次写入0x1E、0xE1以清除该中断标志。 0: 未发生WDT中断。																
6	Reserved	保留位, 读为0																
5	WINT_EN	WDT溢出后的动作配置 1: WDT溢出后产生中断。 0: WDT溢出后产生复位。																
4	WDTR	WDT运行标志 1: WDT正在运行 0: WDT停止																
3:0	WOV[3:0]	WDT计时溢出时间配置 <table style="width: 100%; border: none;"> <tr> <td style="width: 50%;">0000: 1.6ms</td> <td style="width: 50%;">1000: 500ms</td> </tr> <tr> <td>0001: 3.2ms</td> <td>1001: 820ms</td> </tr> <tr> <td>0010: 6.4ms</td> <td>1010: 1.64s</td> </tr> <tr> <td>0011: 13ms</td> <td>1011: 3.28s</td> </tr> <tr> <td>0100: 26ms</td> <td>1100: 6.55s</td> </tr> <tr> <td>0101: 51ms</td> <td>1101: 13.1s</td> </tr> <tr> <td>0110: 102ms</td> <td>1110: 26.2s</td> </tr> <tr> <td>0111: 205ms</td> <td>1111: 52.4s</td> </tr> </table>	0000: 1.6ms	1000: 500ms	0001: 3.2ms	1001: 820ms	0010: 6.4ms	1010: 1.64s	0011: 13ms	1011: 3.28s	0100: 26ms	1100: 6.55s	0101: 51ms	1101: 13.1s	0110: 102ms	1110: 26.2s	0111: 205ms	1111: 52.4s
0000: 1.6ms	1000: 500ms																	
0001: 3.2ms	1001: 820ms																	
0010: 6.4ms	1010: 1.64s																	
0011: 13ms	1011: 3.28s																	
0100: 26ms	1100: 6.55s																	
0101: 51ms	1101: 13.1s																	
0110: 102ms	1110: 26.2s																	
0111: 205ms	1111: 52.4s																	

20 通用同步异步收发器 (UART)

20.1 概述

通用 UART 模块 (UART0/1) 支持以下基本功能:

- 半双工和全双工传输
- 8/9-Bit 传输数据长度
- 硬件奇偶校验
- 1/1.5/2-Bit 停止位
- 四种不同传输模式
- 16-Bit 波特率计数器
- 多机通讯
- 硬件地址识别
- DMAC 硬件传输握手
- 硬件流控
- 最高波特率为系统 PCLK 时钟的 1/16 分频

通用 UART 模块 (UART0/1) 只有一个时钟输入 PCLK, 寄存器读写逻辑和数据收发逻辑都工作在该时钟域下。

20.2 功能框图




图 20-1 结构框图

20.3 工作模式

20.3.1 Mode0（同步模式，半双工）

当工作在 Mode0 时, UART 为同步传输模式, 其波特率固定为 PCLK 时钟频率的 1/12。UART 收发数据都由 RXD 输入输出, RXD 此时为双向端口。同步移位时钟由 TXD 输出, TXD 此时为输出端口。注意, 本模式只能作为主机发送 UART 同步移位时钟, 不可以作为从机接收外部输入的 UART 同步移位时钟。Mode0 时, 传输数据位宽为 8-Bit, 没有起始位和结束位。

当 UARTx_SCON.SM[1:0]=2'b00, 可进入 Mode0 工作模式。

20.3.1.1 发送数据

发送数据时, 清除 UARTx_SCON.REN 位, 并将数据写入 UARTx_SBUF 寄存器中。此时, 发送数据将从 RXD 输出 (低位在先, 高位在后), 同步移位时钟从 TXD 输出。




图 20-2 Mode0 发送数据

20.3.1.2 接收数据

接收数据时, 将 UARTx_SCON.REN 位置 1, 并将 UARTx_ISR.RC 位清零。当接收结束, 数据可从 UARTx_SBUF 寄存器读取。此时, 接收数据从 RXD 输入 (低位在先, 高位在后), 同步移位时钟从 TXD 输出。




图 20-3 Mode0 接收数据

20.3.2 Mode1（异步模式，全双工）

当工作在 Mode1 时，发送数据通过 TXD 发送，接收数据通过 RXD 接收。该数据帧由以下比特位组成：1-Bit 起始位“0”开始，紧接着 8-Bit 数据位（低位在先，高位在后），最后是 1/1.5/2-Bit 结束位“1”。结束位长度由 UARTx_SCON.STOPBIT[1:0]选择。

该模式下，波特率由内部 16-Bit 可编程波特率发生器产生。波特率计算方式请见后面波特率编程章节。

当 UARTx_SCON.SM[1:0]=2'b01 时，可进入 Mode1 工作模式。

20.3.2.1 发送数据

发送数据时，与 UARTx_SCON.REN 的值无关，将所发送数据写入 UARTx_SBUF 寄存器中，数据就会从 TXD 移出（低位在先，高位在后）。




图 20-4 Mode1 发送数据

20.3.2.2 接收数据

接收数据时，将 `UARTx_SCON.REN` 位置 1，并将 `UARTx_ISR.RC` 位清 0。开始接收 `RXD` 上数据（低位在先，高位在后），当接收完毕，可以从 `UARTx_SBUF` 寄存器读出。




图 20-5 Mode1 接收数据

20.3.3 Mode2（异步模式，全双工）

当工作在 Mode2 时，发送数据通过 `TXD` 发送，接收数据通过 `RXD` 接收。该数据由以下比特位组成：1-Bit 起始位“0”开始，接着是 8-Bit 数据位，1-Bit TB8 位和 1/1.5/2-Bit 结束位。结束位长度由 `UARTx_SCON.STOPBIT[1:0]` 选择。额外的 TB8 位用于在多机通讯环境下使用，当 `TB8=1`，表明所接收的是地址帧；当 `TB8=0`，表明所接收的是数据帧。当不需要多机通讯时，此位也可以作为奇偶校验位或者数据位来使用。

该模式下，波特率为 `PCLK` 时钟的固定分频，波特率计算方式请见后面波特率编程章节。

当 `UARTx_SCON.SM[1:0]=2'b10`，可进入 Mode2 工作模式。

20.3.3.1 发送数据

发送数据时，与 `UARTx_SCON.REN` 的值无关，将所发送数据写入 `UARTx_SBUF` 寄存器中，数据就会从 `TXD` 移出（低位在先，高位在后）。




图 20-6 Mode2 发送数据

20.3.3.2 接收数据

接收数据时，需将 UARTx_SCON.REN 位置 1，并将 UARTx_ISR.RC 位清 0。开始接收 RXD 上的数据（低位在先，高位在后），当接收完毕，可以从 UARTx_SBUF 寄存器读取。




图 20-7 Mode2 接收数据

20.3.4 Mode3（异步模式，全双工）

当工作在 Mode3 时，发送数据通过 TXD 发送，接收数据通过 RXD 接收。该数据由以下比特位组成组成：1-Bit 起始位“0”开始，接着是 8-Bit 数据位，1-Bit TB8 位和 1/1.5/2-Bit 结束位。结束位长度由 UARTx_SCON.STOPBIT[1:0]选择。额外的 TB8 位用于在多机通讯环境下使用，当 TB8=1，表明所接收的是地址帧；当 TB8=0，表明所接收的是数据帧。当不需要多机通讯时，此位也可以作为奇偶校验位或者数据位来使用。

该模式下，波特率由内部 16-Bit 可编程波特率发生器产生。波特率计算方式请见后面波特率编程章节。

当 UARTx_SCON.SM[1:0]=2'b11，可进入 Mode3 工作模式。

20.3.4.1 发送数据

发送数据时，与 UARTx_SCON.REN 的值无关，将所发送数据写入 UARTx_SBUF 寄存器中，数据就会从 TXD 移出（低位在先，高位在后）。




图 20-8 Mode3 发送数据

20.3.4.2 接收数据

接收数据时，将 UARTx_SCON.REN 位置 1，并将 UARTx_ISR.RC 位清 0。开始接收 RXD 上数据（低位在先，高位在后），当接收完毕，可以从 UARTx_SBUF 寄存器读出。




图 20-9 Mode3 接收数据

20.4 波特率编程

20.4.1 Mode0

当工作在 Mode0 时，UART 同步移位时钟频率固定为 PCLK 的 1/12。具体公式如下所示：

$$\text{BaudRate} = \frac{\text{Freq}}{12}$$

其中，Freq 为 PCLK 的时钟频率。

20.4.2 Mode1/3

当工作在 Mode1 或者 Mode3 时，波特率由可编程波特率发生器产生。具体公式如下所示：

$$\text{BaudRate} = \frac{\text{Freq}}{\text{OVER} * \text{SCNT}}$$

其中，Freq 为 PCLK 的时钟频率；OVER 可以为 16 或者 8，由 UARTx_SCON.OVER 的值决定；SCNT 为 16-Bit 波特率计数器 UARTx.SCNT 的计数值。

当 OVER=8 时，SCNT 值必须 ≥ 2 ，否则传输会发生错误。

当 OVER=16 时，SCNT 值必须 ≥ 1 ，否则传输会发生错误。

以下表格为 UART 常用系统主频和波特率的对照表。

波特率	PCLK = 4 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	208	2403.85	0.16%	104	2403.85	0.16%
4800	104	4807.69	0.16%	52	4807.69	0.16%
9600	52	9615.38	0.16%	26	9615.38	0.16%
19200	26	19230.77	0.16%	13	19230.77	0.16%
38400	13	38461.54	0.16%	7	35714.29	-6.99%
57600	9	55555.56	-3.55%	4	62500.00	8.51%
76800	7	71428.57	-6.99%	3	83333.33	8.51%
115200	4	125000.00	8.51%	2	125000.00	8.51%
128000	4	125000.00	-2.34%	2	125000.00	-2.34%
250000	2	250000.00	0.00%	1	250000.00	0.00%

表 20-1 PCLK=4MHz 波特率计算表

波特率	PCLK = 8 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	417	2398.08	-0.08%	208	2403.85	0.16%
4800	208	4807.69	0.16%	104	4807.69	0.16%
9600	104	9615.38	0.16%	52	9615.38	0.16%
19200	52	19230.77	0.16%	26	19230.77	0.16%
38400	26	38461.54	0.16%	13	38461.54	0.16%
57600	17	58823.53	2.12%	9	55555.56	-3.55%
76800	13	76923.08	0.16%	7	71428.57	-6.99%
115200	9	111111.11	-3.55%	4	125000.00	8.51%
128000	8	125000.00	-2.34%	4	125000.00	-2.34%
256000	4	250000.00	-2.34%	2	250000.00	-2.34%
500000	2	500000.00	0.00%	1	500000.00	0.00%

表 20-2 PCLK=8MHz 波特率计算表

波特率	PCLK = 16 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	833	2400.96	0.04%	417	2398.08	-0.08%
4800	417	4796.16	-0.08%	208	4807.69	0.16%
9600	208	9615.38	0.16%	104	9615.38	0.16%
19200	104	19230.77	0.16%	52	19230.77	0.16%
38400	52	38461.54	0.16%	26	38461.54	0.16%
57600	35	57142.86	-0.79%	17	58823.53	2.12%
76800	26	76923.08	0.16%	13	76923.08	0.16%
115200	17	117647.06	2.12%	9	111111.11	-3.55%
128000	16	125000.00	-2.34%	8	125000.00	-2.34%
256000	8	250000.00	-2.34%	4	250000.00	-2.34%
500000	4	500000.00	0.00%	2	500000.00	0.00%
1000000	2	1000000.00	0.00%	1	1000000.00	0.00%

表 20-3 PCLK=16MHz 波特率计算表

波特率	PCLK = 24 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	1250	2400.00	0.00%	625	2400.00	0.00%
4800	625	4800.00	0.00%	313	4792.33	-0.16%
9600	313	9584.66	-0.16%	156	9615.38	0.16%
19200	156	19230.77	0.16%	78	19230.77	0.16%
38400	78	38461.54	0.16%	39	38461.54	0.16%
57600	52	57692.31	0.16%	26	57692.31	0.16%
76800	39	76923.08	0.16%	20	75000.00	-2.34%
115200	26	115384.62	0.16%	13	115384.62	0.16%
128000	23	130434.78	1.90%	12	125000.00	-2.34%
256000	12	250000.00	-2.34%	6	250000.00	-2.34%
1000000	3	1000000.00	0.00%	2	750000.00	-25.00%
1500000	2	1500000.00	0.00%	1	1500000.00	0.00%

表 20-4 PCLK=24MHz 波特率计算表

波特率	PCLK = 32 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	1667	2399.52	-0.02%	833	2400.96	0.04%
4800	833	4801.92	0.04%	417	4796.16	-0.08%
9600	417	9592.33	-0.08%	208	9615.38	0.16%
19200	208	19230.77	0.16%	104	19230.77	0.16%
38400	104	38461.54	0.16%	52	38461.54	0.16%
57600	69	57971.01	0.64%	35	57142.86	-0.79%
76800	52	76923.08	0.16%	26	76923.08	0.16%
115200	35	114285.71	-0.79%	17	117647.06	2.12%
128000	31	129032.26	0.81%	16	125000.00	-2.34%
256000	16	250000.00	-2.34%	8	250000.00	-2.34%
1000000	4	1000000.00	0.00%	2	1000000.00	0.00%
2000000	2	2000000.00	0.00%	1	2000000.00	0.00%

表 20-5 PCLK=32MHz 波特率计算表

波特率	PCLK = 48 MHz					
	OVER8			OVER16		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	2500	2400.00	0.00%	1250	2400.00	0.00%
4800	1250	4800.00	0.00%	625	4800.00	0.00%
9600	625	9600.00	0.00%	313	9584.66	-0.16%
19200	313	19169.33	-0.16%	156	19230.77	0.16%
38400	156	38461.54	0.16%	78	38461.54	0.16%
57600	104	57692.31	0.16%	52	57692.31	0.16%
76800	78	76923.08	0.16%	39	76923.08	0.16%
115200	52	115384.62	0.16%	26	115384.62	0.16%
128000	47	127659.57	-0.27%	23	130434.78	1.90%
256000	23	260869.57	1.90%	12	250000.00	-2.34%
1000000	6	1000000.00	0.00%	3	1000000.00	0.00%
2000000	3	2000000.00	0.00%	2	1500000.00	-25.00%
3000000	2	3000000.00	0.00%	1	3000000.00	0.00%

表 20-6 PCLK=48MHz 波特率计算表

20.4.3 Mode2

当工作在 Mode2 时，波特率为固定值，具体公式如下所示：

$$\text{BaudRate} = \frac{\text{Freq}}{\text{OVER}}$$

其中，Freq 为 PCLK 的时钟频率；OVER 可以为 32 或者 16，由 UARTx_SCON[9]的值决定。

20.5 传输数据结构

在不同工作模式下，传输数据的组成有所不同，请参考以下表格：

工作模式	传输位宽	数据组成
Mode0	8-Bit	<u>8-Bit Data</u>
Mode1	10-Bit	<u>1-Bit Start Bit</u> + <u>8-Bit Data</u> + <u>(1/1.5/2)-Bit Stop Bit</u>
Mode2	11-Bit	<u>1-Bit Start Bit</u> + <u>8-Bit Data</u> + <u>1-Bit B8</u> + <u>(1/1.5/2)-Bit Stop Bit</u>
Mode3	11-Bit	<u>1-Bit Start Bit</u> + <u>8-Bit Data</u> + <u>1-Bit B8</u> + <u>(1/1.5/2)-Bit Stop Bit</u>

表 20-7 传输数据组成结构

B8 数据位比较特殊，在不同应用下具有不同的含义，请参考以下表格：

应用场景	UARTx_SCON. ADRDET	UARTx_SCON. B8CONT[1:0]	B8 数据含义
奇偶校验	--	01/10	接收时，B8 是所收到的 8-Bit 数据的奇偶校验位； 发送时，B8 是所发送的 8-Bit 数据的奇偶校验位；
多机通讯	1	--	B8=1，代表当前是地址帧； B8=0，代表当前是数据帧；
其他	0	00/11	接收/发送的 DATA[8]

表 20-8 B8 数据含义

注意：

- 当开启多机通讯模式，接收数据奇偶校验自动关闭；发送数据奇偶校验仍受 B8CONT 控制；

20.6 帧错误检测

当工作在 Mode1/2/3 时，UART 具有帧错误检测功能，硬件会自动检测接收到的帧数据是否带有有效的 Stop 位。如果没有收到有效 Stop 位，则 UARTx_ISR.FE 置 1。UARTx_ISR.FE 位由硬件置 1，软件清 0，如果软件未及时清 0，则后续收到数据即使带有有效 Stop 位，也不会把 UARTx_ISR.FE 标志清 0。

20.7 多机通讯

当工作在 Mode2/3 时,可以打开多机通讯功能,为此在其帧格式中增加了 1 位 TB8/RB8。将 UARTx_SCON.ADRDET 位置“1”,可开启多机通讯功能。

当开启多机通讯后,主机可以通过 UARTx_SBUF[8]来区分当前的发送帧是地址帧 (UARTx_SBUF[8]=1) 还是数据帧 (UARTx_SBUF[8]=0)。从机会忽略 RB8 位 (接收到的 Bit8 数据位) 为“0”的接收帧,该帧数据不会存入到从机的 UARTx_SBUF 寄存器中,从机也不会产生接收中断当接收帧的 RB8 位 (接收到的 Bit8 数据位) 为“1”表明其是地址帧,从机会继续判断接收到的地址与其自身地址是否相等。如果匹配,则从机会对 UARTx_SBUF[8]置“1”,同时将该地址帧存入到 UARTx_SBUF 寄存器中。并对 UARTx_ISR.RC 置“1”,以表明该帧为地址帧并且地址已经匹配。从机软件看到 UARTx_SBUF[8]=1 并且 UARTx_ISR.RC=1 后,先把 UARTx_SCON.ADEDET 位清“0”,然后准备接受给它的数据帧。如果地址不等,表明主机并不是寻址该从机,从机硬件保持 UARTx_SBUF[8] 和 UARTx_ISR.RC 为“0”,软件保持 UARTx_SCON.ADRDET 位为“1”,从机继续处于地址监听状态。

20.7.1 自动地址识别

当开启多机通讯后 (UARTx_SCON.ADRDET 位置“1”),自动地址识别功能也将开启。该功能由硬件实现,使得从机可以检测接收到每个地址帧,如果该地址与从机地址匹配,接收从机会给出 UARTx_ISR.RC 接收标志。如果地址不匹配,则接收从机不会给出任何接收标志。

如果有需要,也可以在 Mode1 下开启多机通讯位,此时 TB8 位由 Stop 位代替。当从机接收到匹配的地址帧和有效的 Stop 位时, UARTx_ISR.RC 会被置“1”。

20.7.2 给定地址

UART 设备的 UARTx_SADDR 寄存器用来表示自己的设备给定地址, UARTx_SADEN 寄存器是地址掩码,可以用来定义地址中的无关位。当 UARTx_SADEN 的某一位为“0”,表示该位地址为无关位,也就是说在地址匹配过程中,该位地址不参与地址匹配。这些无关位增加了寻址的灵活性,使得主机可以同时寻址一个或者多个从机设备。注

意，如果需要给出唯一匹配地址，UARTx_SADEN 寄存器必须设为 8'hFF。给定地址公式如下所示：

$$\text{GivenAddr} = \text{SADDR} \& \text{SADEN}$$

20.7.3 广播地址

广播地址是用来同时寻址所有从机设备的，一般广播地址为 8'hFF。

$$\text{BroadCastAddr} = \text{SADDR} | \text{SADEN}$$

20.7.4 举例

假设某从机的 UARTx_SADDR 和 UARTx_SADEN 配置如下：

SADDR: 8'b01101001

SADEN: 8'b11111011

那么其给定地址和广播地址如下：

Given: 8'b01101x01

Broadcast: 8'b11111x11

可见，主机可以用四个地址寻址到本从机，分别是：

8'b01101001 和 8'b01101101 (given address)

8'b11111011 和 8'b11111111 (broadcast address)。

20.8 DMAC 硬件握手

UART 模块支持 DMAC 的硬件握手逻辑。

将 UARTx_SCON.DMACTXEN 设置为 1，可以打开 UART TX 的 DMAC 硬件握手逻辑。当发送缓存为空时，UART 会向 DMAC 发出数据搬运请求 TX REQ。DMAC 收到该 TX REQ 信号，则从 DMAC 源地址搬运一个帧的发送数据到 UARTx_SBUF 中。上述步骤重复发生，直到 DMAC 中所配置的数据长度全部搬运完毕。

将 UARTx_SCON.DMACRXEN 设置为 1，可以打开 UART RX 的 DMAC 硬件握手逻辑。当一帧接收完成，UART 会向 DMAC 发出数据搬运请求 RX REQ。DMAC 收到该 RX REQ 信号，则从 UARTx_SBUF 中把接收数据搬运至 DMAC 的目标地址中。上述步骤重复发生，直到 DMAC 中所配置的数据长度全部搬运完毕。

20.9 硬件流控

通过增加 nCTS 和 nRTS 信号可以实现 UART 硬件流控的功能，即 UART 硬件模块根据 nCTS 和 nRTS 的高低电平自动控制数据的收发，而无需通过软件来判断。两个 UART 模块之间的硬件流控示意图如下所示：




图 20-10 UART 硬件流控

20.9.1 nRTS 流控

当 nRTS 流控使能时 (UARTx_SCON.RTSEN 设置为 1)，当 UART 接收缓存空时，nRTS 信号拉低（低表示可以接收数据），通知对端设备可以发送下一帧数据。当接收缓存满时，nRTS 信号拉高（高表示不可以接收数据），通知对端设备在当前发送帧传输完成后，暂停发送下一帧数据。




图 20-11 nRTS 硬件流控信号

20.9.2 CTS 流控

当 nCTS 流控使能时 (UARTx_SCON.CTSEN 设置为 1)，在 UART 发送下一帧数据之前，先判断 nCTS 的高低电平。如果 nCTS 为低电平（低电平表示对端设备可以接收下一帧数据），则 UART 发送下一帧数据。如果 nCTS 为高电平（高电平表示对端设备不可以接收下一帧数据），则 UART 暂停发送下一帧数据。nCTS 拉高不会影响当前发送

帧的传输，只会暂停下一帧的发送，直到 nCTS 重新变低为止。

当 nCTS 流控使能时，一旦 nCTS 信号发生翻转，会把 UARTx_SFLAG.CTSIF 置 1。

如果使能 CTSIE 中断 (UARTx_SCON.CTSIE 设置为 1)，则会产生中断。同时，nCTS 信号的高低电平会记录在 UARTx_SFLAG.CTS 标志位中。




图 20-12 nCTS 硬件流控信号

20.10 收发端缓存

20.10.1 接收缓存

UART 模块接收端有一个帧 (8/9-Bit) 的接收缓存, 也就是说当一帧数据接收完毕后, 接收缓存中的数据会被一直保持, 直到下一帧数据的 Stop 位接收完毕后, 接收缓存才会更新到这一帧所收到的数据。




图 20-13 接收缓存

20.10.2 发送缓存

UART 模块发送端有一个帧(8/9-Bit)的发送缓存，当 UART 在发送当前帧时，软件可以对 UARTx_SBUF 写入下一个发送数据。UARTx.ISR.TXE 位表示了当前发送缓存的空满状态，当 UARTx_ISR.TXE=0 时，表明当前发送缓存满，软件不能对 UARTx_SBUF 写入下一个发送数据。如果软件继续写入 UARTx_SBUF，则该笔写入数据会硬件丢弃。当 UARTx_ISR.TXE=1 时，表明当前发送缓存空，软件可以写入下一个需要发送的数据帧。该笔发送数据会保存在发送缓存中，直到当前发送数据完成，硬件自动把发送缓存中的数据装载入移位寄存器中发送出去。




图 20-14 发送缓存

20.11 寄存器

UART0 基地址: 0x4000 0000

UART1 基地址: 0x4000 0100

寄存器	偏移地址	描述
UARTx_SBUF	0x00	数据寄存器
UARTx_SCON	0x04	控制寄存器
UARTx_SADDR	0x08	地址寄存器
UARTx_SADEN	0x0C	地址掩码寄存器
UARTx_ISR	0x10	中断标志位寄存器
UARTx_ICR	0x14	中断标志位清除寄存器
UARTx_SCNT	0x18	波特率寄存器

20.11.1 数据寄存器 (UARTx_SBUF)

偏移地址: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
R																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							DAT	DATA[7:0]								
R							A[8]	RW								

位	标记	功能描述
31:9	Reserved	
8	DATA[8]	<p>在Mode0/1下, 读取该位为0, 写入该位无效;</p> <p>在Mode2/3下, 该位表示Bit8数据位, 分以下两种情况:</p> <p>(1) 当硬件奇偶校验位开启时, 接收时该位为接收数据奇偶校验位, 校验由硬件进行, 如校验出错, 校验错误标志位PE置1; 发送时该位无效, 发送数据奇偶校验位由硬件计算并发送;</p> <p>(2) 当硬件奇偶校验位关闭时, 接收时该位为接收数据Bit8; 发送时该位为发送数据Bit8;</p> <p>注意: 当开启多机通讯模式, 接收数据奇偶校验自动关闭; 发送数据奇偶校验仍受B8CONT控制;</p>
7:0	DATA[7:0]	发送数据时, 将发送数据写入该寄存器; 接收数据时, 数据接收完毕后, 从该寄存器中读取。

20.11.2 控制寄存器 (UARTx_SCON)

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										FEIE	CTSIE	CTSEN	RTSEN	DMATXEN	DMARXEN
R										RW	RW	RW	RW	RW	RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STOPBIT		PEIE	Reserved			OVER	TXEIE	SM		ADRDET	REN	B8CONT		TCIE	RCIE
RW		RW	R			RW	RW	RW		RW	RW	RW		RW	RW

位	标记	功能描述
31:22	Reserved	
21	FEIE	帧错误中断使能; 0: 关闭中断; 1: 打开中断;
20	CTSIE	CTS信号翻转中断使能; 0: 关闭中断; 1: 打开中断;
19	CTSEN	硬件flow control信号使能位; 0: 关闭flow control信号; 1: 打开flow control信号;
18	RTSEN	
17	DMATXEN	TX DMAC的硬件握手信号使能位; 0: 关闭硬件握手信号; 1: 打开硬件握手信号;
16	DMARXEN	RX DMAC的硬件握手信号使能位; 0: 关闭硬件握手信号; 1: 打开硬件握手信号;
15:14	STOPBIT	stop bit长度选择; 00:1-bit; 01:1.5-bit; 10:2-bit; 11: reserved; 注意: Mode0 时虽然没有 Stop Bit, 但仍需把 STOPBIT[1:0]保持为 2'b00;
13	PEIE	奇偶校验错误中断使能位; 0: 奇偶校验错误中断关闭; 1: 奇偶校验错误中断打开; 数据接收标志产生于数据停止位接收完成, 硬件奇偶校验与数据接收中断由于停止位设置不同, 奇偶校验错误中断会提前于数据接收中断。使用此中断使能时请注意。 建议如下: 方法1: 关闭PEIE中断使能, 接收数据中断后软件判断ISR.PE奇偶校验是否正确。 方法2: 关闭PEIE中断使能, 接收数据中断通过接收SBUF.BIT8软件判断奇偶校验是否正确。
12:10	Reserved	
9	OVER	Mode0: 无效; Mode1/3: 0: 16采样分频; 1: 8采样分频; Mode2: 0: 32采样分频; 1: 16采样分频;
8	TXEIE	TX空中断使能位; 0: TX Buffer空中断关闭; 1: TX Buffer空中断打开;
7:6	SM	工作模式; 00: mode0; 01: mode1; 10: mode2; 11: mode3;
5	ADRDET	多机通讯地址自动识别使能位; 0: 关闭; 1: 打开;
4	REN	Mode0: 0: 发送; 1: 接收; Mode1/2/3: 0: 发送; 1: 接收/发送;
3:2	B8CONT	Bit8数据控制位;

		00: 由软件读写SBUF[8]来决定; 01: 硬件偶校验; 10: 硬件奇校验; 11: 保留;
1	TCIE	发送中断使能位; 0: 发送中断关闭; 1: 发送中断打开;
0	RCIE	接收中断使能位; 0: 接收中断关闭; 1: 接收中断打开;

20.11.3 地址寄存器 (UARTx_SADDR)

偏移地址: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SADDR							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	SADDR	从机设备地址寄存器

20.11.4 地址掩码寄存器 (UARTx_SADEN)

偏移地址: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SADEN							
R								RW							

位	标记	功能描述
31:8	RESERVED	
7:0	SADEN	从机设备地址掩码寄存器

20.11.5 标志位寄存器 (UARTx_ISR)

偏移地址: 0x10

复位值: 0x0000 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									CTS	CTSIF	PE	TXE	FE	TC	RC
R									RO	RO	RO	RO	RO	RO	RO

位	符号	描述
31:7	Reserved	
6	CTS	CTS信号标志位; 硬件置1; 硬件清零; 0: CTS信号为低电平; 1: CTS信号为高电平;
5	CTSIF	CTS中断标志位; 硬件置1; 软件清零; 0: CTS信号没有发生反转; 1: CTS信号发生反转;
4	PE	奇偶校验错误标志位; 硬件置1; 软件清零; 0: 无奇偶校验错误; 1: 奇偶校验错误;
3	TXE	Tx Buffer空标志位; 硬件置1; 硬件清零; 0: Tx Buffer非空; 1: Tx Buffer空
2	FE	帧错误标志位; 0: 硬件置1; 软件清零;
1	TC	发送完毕中断标志位; 硬件置1; 软件清零; 0: 发送未完成; 1: 发送完毕;
0	RC	接收完毕中断标志位; 硬件置1; 软件清零; 0: 接收未完成; 1: 接收完成;

20.11.6 标志位清除寄存器 (UARTx_ICR)

偏移地址: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										CTSI FCF	PECF	Res.	FECF	TCCF	RCCF
R										R1W0	R1W0		R1W0	R1W0	R1W0

位	标记	功能描述
31:6	Reserved	
5	CTSIFCF	CTSIF标志清除位; 写0清除; 写1无效;
4	PECF	PE标志清除位; 写0清除; 写1无效;
3	Reserved	
2	FECF	FE标志清除位; 写0清零; 写1无效;
1	TCCF	TC标志清除位; 写0清零; 写1无效;
0	RCCF	RC标志清除位; 写0清零; 写1无效;

20.11.7 波特率寄存器 (UARTx_SCNT)

偏移地址: 0x18

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCNT															
RW															

位	标记	功能描述
31:16	Reserved	
15:0	SCNT	波特率计数器

21 循环冗余校验（CRC）

21.1 概述

在许多应用中，都需要用 CRC 算法来校验数据的完整性和正确性。尤其是在数据传输中，CRC 校验更是被广泛运用。本模块实现 CRC16 和 CRC32 两种算法对数据进行运算和校验。

21.2 功能框图

以下示意了 CRC 算法在数据传输中的一个最典型的应用：




图 21-1 CRC 应用示意图

21.3 功能描述

本模块 CRC 算法遵从 ISO/IEC13239 的定义，分别采用 32 位和 16 位的 CRC。其中，CRC32 的生成多项式为 $x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^8+x^7+x^5+x^4+x^2+x+1$ ，32 位初值为“0xFFFFFFFF”。CRC16 的生成多项式为 $x^{16}+x^{12}+x^5+1$ ，16 位初值为“0xFFFF”。

本模块功能包括：

- CRC 编码和 CRC 校验；
- 3 种位宽访问方式 8 位、16 位、32 位：

8 位位宽下输入数据示例为 0x00, 0x11, 0x22, 0x33, 0x44, 0x55, 0x66, 0x77；

16 位位宽下输入数据示例为 0x1100, 0x3322, 0x5544, 0x7766；

32 位位宽下输入数据示例为 0x33221100, 0x77665544；

21.4 寄存器

基地址：0x4002 0900

寄存器	偏移地址	描述
CRC_CR	0x00	CRC 控制寄存器，选择CRC16/32，读取校验结果标志位。
CRC_RESULT	0x04	CRC 结果寄存器，计算完成后对该寄存器读取即获得结果。
CRC_DATA	0x80-0xFF	CRC 数据寄存器，用于输入需要运算的数据。

21.4.1 控制寄存器（CRC_CR）

偏移地址：0x00

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														FLAG	CR
R														RO	RW

位	符号	功能描述
31:2	Reserved	
1	FLAG	CRC校验结果标志位；0：当前校验错误；1：当前校验正确；
0	CR	CRC功能选择；0：CRC16；1：CRC32

21.4.2 结果寄存器 (CRC_RESULT)

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RESULT															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESULT															
RW															

位	符号	描述
31:0	RESULT	CRC结果寄存器; 选择CRC16时, 取RESULT[15:0]; 选择CRC32时, 取RESULT[31:0];

21.4.3 数据寄存器 (CRC_DATA)

偏移地址: 0x80-0xFF

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA															
WO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA															
WO															

位	符号	功能描述
31:0	DATA	<p>本寄存器用于输入需要运算的数据；本寄存器的地址是一个范围（0x80-0xFF），对该地址范围内的任何地址进行操作，都会认为对本寄存器进行操作。这样定义的目的就是方便软件可以用STM指令对本寄存器进行连续的32位数据写入操作，以加快运算速度。同时本寄存器也支持8/16位的输入方式。</p> <p>需要特别注意的是，无论是计算还是检验，对本寄存器进行的数据写入操作，必须符合“位宽一致、先低后高”的原则，即“每次写入数据，都必须写入到与本次有效数据位宽相等的寄存器中，并且较低位数据的写入先于较高位数据”。举例如下： 如果待写入数据为0xFEDCBA9876543210，那么</p> <p>按字节（单次8位）写入时：</p> <p style="padding-left: 20px;">*((unsigned char *) 0x40020980) = 0x10 ; *((unsigned char *) 0x40020981) = 0x32 ; *((unsigned char *) 0x40020986) = 0xDC ; *((unsigned char *) 0x40020987) = 0xFE ;</p> <p>按半字（单次16位）写入时：</p> <p style="padding-left: 20px;">*((unsigned short *) 0x40020980) = 0x3210 ; *((unsigned short *) 0x40020982) = 0x7654 ; *((unsigned short *) 0x40020984) = 0xBA98 ; *((unsigned short *) 0x40020986) = 0xFEDC ;</p> <p>按全字（单次32位）写入时：</p> <p style="padding-left: 20px;">*((unsigned int *) 0x40020980) = 0x76543210 ; *((unsigned int *) 0x40020984) = 0xFEDCBA98 ;</p>

21.5 软件基本操作

21.5.1 CRC16 编码模式

编码模式可以对原始数据编码以计算其 CRC 值，操作流程如下所示：

- Step 1: 向 CRC_CR.CR 写入 1'b0，选择 CRC16。
- Step 2: 向 CRC_RESULT[15:0]写入 0xFFFF，初始化 CRC 计算。
- Step 3: 将待编码的原始数据按 8 位/16 位/32 位的组织方式，依次写入 CRC_DATA 寄存器。（注：数据写入的具体方式参见 CRC_DATA 寄存器的说明）
- Step 4: 读取 CRC_RESULT[15:0]，即为 CRC 值。
- Step 5: 如果需要计算其他数据，重复 step1~step4。

21.5.2 CRC16 检验模式

检验模式可以检验已编码的数据是否被篡改，操作流程如下所示：

- Step 1: 向 CRC_CR.CR 写入 1'b0，选择 CRC16。
- Step 2: 向 CRC_RESULT[15:0]写入 0xFFFF，初始化 CRC 计算。
- Step 3: 将已编码的数据按 8 位/16 位/32 位的组织方式，依次写入 CRC_DATA 寄存器。（注：数据写入的具体方式参见 CRC_DATA 寄存器的说明）
- Step 4: 读取 CRC_CR.FLAG，以判定编码的数据是否被篡改。当 CRC_FLAG=0，表示校验失败；当 CRC_FLAG=1，表示校验成功。
- Step 5: 如果需要检验其他数据，重复 step1~step4。

21.5.3 CRC32 编码模式

编码模式可以对原始数据编码以计算其 CRC 值，操作流程如下所示：

- Step 1: 向 CRC_CR.CR 写入 1，选择 CRC32。
- Step 2: 向 CRC_RESULT[31:0]写入 0xFFFF FFFF，初始化 CRC 计算。
- Step 3: 将待编码的原始数据按 8 位/16 位/32 位的组织方式，依次写入 CRC_DATA 寄存器。（注：数据写入的具体方式参见 CRC_DATA 寄存器的说明）
- Step 4: 读取 CRC_RESULT[31:0]，即为 CRC 值。

Step 5: 如果需要计算其他数据, 重复 step1~step4。

21.5.4 CRC32 检验模式

检验模式可以检验已编码的数据是否被篡改, 操作流程如下所示:

Step 1: 向 CRC_CR.CR 写入 1, 选择 CRC32。

Step 2: 向 CRC_RESULT[31:0]写入 0xFFFF FFFF, 初始化 CRC 计算。

Step 3: 将已编码的数据按 8 位/16 位/32 位的组织方式, 依次写入 CRC_DATA 寄存器。(注: 数据写入的具体方式参见 CRC_DATA 寄存器的说明)

Step 4: 读取 CRC_CR.FLAG, 以判定编码的数据是否被篡改。当 CRC_CR.FLAG=0, 表示校验失败; 当 CRC_CR.FLAG=1, 表示校验成功。

Step 5: 如果需要检验其他数据, 重复 step1~step4。

22 真随机数发生器 (TRNG)

22.1 概述

真随机数模块产生 64 位真随机数。

22.2 功能框图

以下示意了 TRNG 模块的数据流：




图 22-1 TRNG 数据流

22.3 功能描述

本模块采用内部的模拟随机源，每次启动都可以产生 64bits 真随机数。此外，还可以对真随机数生成的方式进行软件配置，详细内容可查看寄存器描述章节。生成的 64 位真随机数分别存放在 DATA0 和 DATA1 寄存器中。

22.4 寄存器

基地址：0x4000 4C00

寄存器	偏移地址	描述
TRNG_CR	0x00	控制寄存器
TRNG_MODE	0x04	模式寄存器
TRNG_DATA0	0x0C	数据寄存器0
TRNG_DATA1	0x10	数据寄存器1

22.4.1 控制寄存器 (TRNG_CR)

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														RNG_	RNGc
R														RUN	ir_EN
R														RW	RW

位	标记	功能描述
31:2	Reserved	
1	RNG_RUN	软件写入“1”，开始产生新的64bits随机数；运行完毕后，硬件清零； 0：随机数产生完成； 1：写1启动随机数产生，读1表示随机数正在产生；
0	RNGcir_EN	随机源使能位： 0：关闭随机源； 1：打开随机源；

22.4.2 模式寄存器 (TRNG_MODE)

偏移地址: 0x04

复位值: 0x0000 0010

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											RNG_CNT		RNG_ FDBK	RNG_ LOAD	
R											RW		RW	RW	

位	标记	描述
31:5	Reserved	
4:2	RNG_CNT	64bits RNG的反馈移位次数 3'b000:移位0次 (即输出随机源的采样值) 3'b001:移位8次 3'b010:移位16次 3'b011:移位32次 3'b100:移位64次 3'b101:移位128次 3'b110:移位256次 3'b111:Reserved
1	RNG_FDBK	在移位操作时, 64bits RNG的反馈信号是否与随机源进行异或操作 0: 不进行异或操作; 1: 进行异或操作;
0	RNG_LOAD	在产生新的随机数时, 64bits RNG是否从随机源获得新的初始值 0: 不装载新的初始值 (产生伪随机数); 1: 装载新的初始值 (产生真随机数);

22.4.3 数据寄存器 0 (TRNG_DATA0)

偏移地址: 0x0C

复位值: ---

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA0[31:16]															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA0[15:0]															
RO															

位	标记	功能描述
31:0	DATA0	软件对本寄存器读取将得到低32位的随机数

22.4.4 数据寄存器 1 (TRNG_DATA1)

偏移地址: 0x10

复位值: ---

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA1[31:16]															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA1[15:0]															
RO															

位	标记	功能描述
31:0	DATA1	软件对本寄存器读取将得到高32位的随机数

22.5 软件基本操作

22.5.1 生成 64bits 真随机数的操作流程（上电第一次）

上电第一次生成 64bits 真随机数，需要经过以下操作：

- Step1: 打开随机源电路：对真随机数控制寄存器的 Bit0 (RNG_CR.RNGcIr_En) 写入“1”，启动随机源电路，开始输出串行真随机数。
- Step2: 选择重新装载初始值：将真随机数模式寄存器的 Bit0(RNG_MODE.RNG_LOAD) 设置为“1”，使新产生的真随机数的初始值从随机源获得。
- Step3: 选择 PRNG64 的直接反馈的方式：将真随机数模式寄存器的 Bit1 (RNG_MODE.RNG_FDBK) 设置为“1”，将反馈信号与随机源异或后输入 PRNG 中。
- Step4: 选择 PRNG64 的移位次数：设置真随机数模式寄存器的 Bit4—Bit2(RNG_MODE.RNG_CNT) 为“110”，选择移位 256 次。
- Step5: 生成真随机数：软件将“1”写入真随机数控制寄存器的 Bit1 (RNG_CR.RNG_RUN)，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 Bit1 清为“0”。
- Step6: 选择不重新装载初始值：将真随机数模式寄存器的 Bit0 (RNGModeReg.RNG_Load) 设置为“0”。
- Step7: 选择 PRNG64 的直接反馈的方式：将真随机数模式寄存器的 Bit1 (RNG_MODE.RNG_FDBK) 设置为“0”，将反馈信号直接输入 PRNG 中。
- Step8: 选择 PRNG64 的移位次数：设置真随机数模式寄存器的 Bit4—Bit2 (RNG_MODE.RNG_CNT) 为“100”，选择移位 64 次。
- Step9: 生成真随机数：软件将“1”写入真随机数控制寄存器的 Bit1 (RNG_CR.RNG_RUN)，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 Bit1 清为“0”。
- Step10: 读取真随机数：软件在查询到真随机数控制寄存器的 Bit1(RNG_CR.RNG_RUN) 变为“0”后，通过读取真随机数数据寄存器 0(RNG_DATA0)和真随机数数据寄存器 1(RNG_DATA1)，得到 64Bits 真随机数。
- Step11: 完成真随机数的生成后，推荐选择关闭随机源电路，节省功耗：对真随机数控制

制寄存器的 Bit0 (RNG_CR.RNGcir_En) 写入 “0”，关闭随机源电路。

22.5.2 生成 64bits 真随机数的操作流程（非上电第一次生成）

非上电第一次生成 64bits 真随机数，需要经过以下操作：

Step1: 打开随机源电路：对真随机数控制寄存器的 Bit0 (RNG_CR.RNGcir_En) 写入 “1”，启动随机源电路，开始输出串行真随机数。

Step2: 选择不重新装载初始值：将真随机数模式寄存器的 Bit0 (RNG_MODE.RNG_LOAD) 设置为 “0”。

Step3: 选择 PRNG64 的直接反馈的方式：将真随机数模式寄存器的 Bit1 (RNG_MODE.RNG_FDBK) 设置为 “1”，将反馈信号与随机源异或后输入 PRNG 中。

Step4: 选择 PRNG64 的移位次数：设置真随机数模式寄存器的 Bit4 – Bit2 (RNG_MODE.RNG_CNT) 为 ”110”，选择移位 256 次。

Step5: 生成真随机数：软件将 “1” 写入真随机数控制寄存器的 Bit1 (RNG_CR.RNG_RUN)，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 Bit1 清为 “0”。

Step6: 选择 PRNG64 的直接反馈的方式：将真随机数模式寄存器的 Bit1 (RNG_MODE.RNG_FDBK) 设置为 “0”，将反馈信号直接输入 PRNG 中。

Step7: 选择 PRNG64 的移位次数：设置真随机数模式寄存器的 Bit4 – Bit2 (RNG_MODE.RNG_CNT) 为 ”100”，选择移位 64 次。

Step8: 读取真随机数：软件在查询到真随机数控制寄存器的 Bit1 (RNG_CR.RNG_RUN) 变为 “0” 后，通过读取真随机数数据寄存器 0 (RNG_Data0) 和真随机数数据寄存器 1 (RNG_Data1)，得到 64Bits 真随机数。

如果需要继续生成新的真随机数，那么回到 Step2，直到满足要求。

Step9: 完成真随机数的生成后，推荐选择关闭随机源电路，节省功耗：对真随机数控制寄存器的 Bit0 (RNG_CR.RNGcir_En) 写入 “0”，关闭随机源电路。

23 高级加密标准模块 (AES)

23.1 功能定义

23.1.1 AES 算法简述

AES (The Advanced Encryption Standard) 是美国国家标准技术研究所 (NIST) 在 2000 年 10 月 2 日正式宣布的新的数据加密标准。

AES 的分组长度固定为 128 位, 而密钥长度支持 128、192 和 256 位。对于加密来说, 其输入是一个明文分组和一个密钥, 输出是一个密文分组; 对解密而言, 输入是一个密文分组和一个密钥, 而输出是一个明文分组。此过程如图 23-1 所示:




图 23-1 AES 的加解密示意图

AES 算法处理的基本单位是字节, 128 位信息被分成 16 个字节, 按顺序复制到一个 4×4 的矩阵中, 称为状态 (state), AES 的所有变换都是基于状态矩阵的变换, 该矩阵上保存着计算的中间结果。

AES 是一个密钥迭代分组密码, 包含了轮变换对状态的重复作用。AES 的轮变换由四个操作组成: SubBytes、ShiftRows、MixColumns、AddRoundKey。其中, SubBytes 包括求每个字节在 $GF(2^8)$ 中的模逆元和一个仿射变换; ShiftRows 是一个字节换位, 它将状态中的行按照不同的偏移量进行循环移位; MixColumns 对状态各列进行线性变换; AddRoundKey, 状态中的各字节与轮密钥进行逐位异或操作。AES 的加密流程如图 23-2 所示:




图 23-2 AES 的加密流程图

图中所用于子密钥需要由初始密钥扩展而来，且密钥的扩展过程和加密过程是同步进行的。

由于明文固定为 128 位，加密过程运行的轮数就取决于密钥的长度。比如，密钥为 128 位时，运行轮数为 10 轮；密钥为 192 位时，运行轮数为 12 轮；密钥为 256 位时，运行轮数为 14 轮。除了最后一轮缺少 MixColumns 变换，其余各轮均进行完整的轮变换操作。

解密流程与加密流程有所区别，首先必须完成所有密钥的扩展，解密过程从扩展的最后一轮子密钥往回使用；然后是轮变换的四个操作变成了相应的逆运算：InvSubBytes、InvShiftRows、InvMixColumns、AddRoundKey。InvSubBytes 中的模逆运算仍然保持，但仿射变换改为逆变换；InvShiftRows 和 InvMixColumns 变成相应的逆变换；AddRoundKey 保持不变。

直接解密流程的轮变换对四个操作的调用顺序为：InvShiftRows、InvSubBytes、AddRoundKey、InvMixColumns，与加密流程的调用顺序不一致，但使用的密钥与加密流程一致；等价解密流程的轮变换对四个操作的调用顺序为：InvSubBytes、InvShiftRows、InvMixColumns、AddRoundKey，与加密流程的调用顺序完全一致，只是每一轮的子密钥需要进行 InvMixColumns 运算。

关于详细的算法表述，可以参见标准《FIPS PUB 197》

23.1.2 AES 模块功能描述

- 执行 AES 算法标准的加密流程和解密流程，其执行结果完全符合《FIPS PUB 197》对算法原理的描述；
- 仅支持 128 位密钥。

23.2 模块寄存器说明

AES 基地址 0x40021400

表 23-1 寄存器列表

寄存器	偏移地址	描述
AES_CR	0x00或0x30	控制寄存器
AES_Data	0x10~0x1C	数据寄存器
AES_Key	0x20~0x2C	密钥寄存器

23.2.1 控制寄存器 (AES_CR)

偏移地址: 0x00 或 0x30

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														Mode	Start
														RW	RW

位	符号	描述
31:2	Reserved	保留位, 读为0
1	Mode	0: 加密运算 1: 解密运算
0	Start	0: 本模块运算结束或未被启动 1: 启动本模块进行运算

说明:

1. AES_CR.Start 位的操作方法是: 软件对本位写入 1 后, 本模块将启动运行, 本次运行结束后本模块硬件会自动将本位清 0, 软件查询到本位为 0 即表示本次运行完成。
2. 对本寄存器的写入操作只能在本模块不处于运算状态时(即 AES_CR.Start = 0 时)才能进行, 否则硬件将自动忽略写操作。读操作则不受此限制。

23.2.2 数据寄存器 (AES_Data)

偏移地址: 0x10~0x1C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Data[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Data[15:0]															
RW															

位	符号	描述
31:0	Data	存放AES算法的128比特明文/密文

说明:

1. 数据寄存器由四个 32 位的寄存器组成 128 位数据, 用于在模块运算前存放需要被加密的明文或者需要被解密的密文, 并且运算完成后存放加密后的密文或者解密后的明文。

加密运算		解密运算	
运算前	运算后	运算前	运算后
128 位明文	128 位密文	128 位密文	128 位明文

四个 32 位寄存器连接在一起组成一个 128 位的数据, 读写操作时需要分别对四个寄存器进行操作。数据寄存器对应的操作顺序如下:

数据举例: 0xFFEEDDCCBBAA99887766554433221100


偏移地址	寄存器名称	填入数据
0x10	AES_Data0	0x33221100
0x14	AES_Data1	0x77665544
0x18	AES_Data2	0xBBAA9988
0x1C	AES_Data3	0xFFEEDDCC

2. 对于本寄存器的写入只能在本模块没有处于运算状态时(即 AES_CR.Start = 0 时)才能进行, 否则硬件将自动忽略对本寄存器的写操作。
3. 对于本寄存器的读取只能在本模块没有处于运算状态时(即 AES_CR.Start = 0 时)才能进行, 否则对本寄存器的读取将得到全 0。

23.2.3 密钥寄存器 (AES_Key)

偏移地址: 0x20~0x2C

复位值: 0x0000 0000



位	符号	描述
31:0	Key	存放AES算法的128比特密钥

1. 密钥寄存器由 4 个 32 位的寄存器组成，存放输入的初始密钥。写操作时需要分别对 4 个 32 位的寄存器进行操作。对应的操作顺序如下：

数据举例: 0x0F0E0D0C0B0A09080706050403020100

偏移地址	寄存器名称	填入数据
0x20	AES_Key0	0x03020100
0x24	AES_Key1	0x07060504
0x28	AES_Key2	0x0B0A0908
0x2C	AES_Key3	0x0F0E0D0C

2. 对于本寄存器的写入只能在本模块没有处于运算状态时(即 AES_CR.Start = 0 时)才能进行，否则硬件将自动忽略对本寄存器的写操作。
3. 对于本寄存器的读取只能在本模块没有处于运算状态时(即 AES_CR.Start = 0 时)才能进行，否则对本寄存器的读取将得到全 0。

23.3 异常机制

- 只支持 32 位访问，其它位宽的访问会导致系统异常，进入硬件异常中断。
- 访问 AES 模块的偏移地址大于等于 0x40 的地址，会导致系统异常，进入硬件异常中断。

23.4 本模块操作说明

本模块共有两个功能：加密、解密。对两个功能的操作有一些共同的特点，下面先介绍其共同点，再分别介绍每个功能的标准操作流程。

23.4.1 IP 操作的共同点

1. 在 AES 加解密过程中，数据寄存器会改变，如果下次运算的被操作数据就是本次运算的结果，那么就无需重新写入数据了。
2. 密钥仅支持 128 位，密钥写入偏移地址 0x20-0x2C。
3. 判断模块运算结束的方法：不断读取 AES_CR.Start，如果其值变为 0，则表示运算结束。

23.4.2 加密操作流程

Step 1: 将待加密的 128 位数据写入数据寄存器 (AES_DATA) 中。

Step 2: 将加密密钥写入密钥寄存器 (AES_KEY) 中。

Step 3: 将 AES_CR.Mode 设置为 0，启动加密模式。

Step 4: 向控制寄存器中的 AES_CR.Start 写入 1，启动模块进行运算。

Step 3 和 Step 4 可同时进行。

Step 5: 等待 AES_CR.Start 的值恢复为 0，模块运算结束。

Step 6: 读取数据寄存器 (AES_DATA)，获得 128 位密文。

23.4.3 解密操作流程

Step 1: 将待解密的 128 位数据写入数据寄存器 (AES_DATA) 中。

Step 2: 将解密密钥写入密钥寄存器 (AES_KEY) 中。

Step 3: 将 AES_CR.Mode 设置为 1，启动解密模式。

Step 4: 向控制寄存器中的 AES_CR.Start 写入 1，启动模块进行运算。

Step 3 和 Step 4 可同时进行。

Step 5: 等待 AES_CR.Start 的值恢复为 0，模块运算结束。

Step 6: 读取数据寄存器 (AES_DATA)，获得 128 位明文。

23.4.4 数据示例

明文: 0xFFEEDDCCBBAA99887766554433221100

密钥: 0x0F0E0D0C0B0A09080706050403020100

密文: 0x5AC5B47080B7CDD830047B6AD8E0C469

表 23-2 寄存器示例

加密前			
寄存器	值 (密钥)	寄存器	值 (明文)
Key0	0x03020100	Data0	0x33221100
Key1	0x07060504	Data1	0x77665544
Key2	0x0B0A0908	Data2	0xBBAA9988
Key3	0x0F0E0D0C	Data3	0xFFEEDDCC
加密后			
寄存器	值 (密钥)	寄存器	值 (密文)
Key0	0x03020100	Data0	0xD8E0C469
Key1	0x07060504	Data1	0x30047B6A
Key2	0x0B0A0908	Data2	0x80B7CDD8
Key3	0x0F0E0D0C	Data3	0x5AC5B470

23.5 运行时间说明

本模块从启动一次运算（AES_CR.Start 写入 1）到该次运算结束（AES_CR.Start 恢复到 0）所需时间如表 23-3 所示：

表 23-3 AES 加解密运行时间

加密	216 cycles
解密	286 cycles

24 模数转换器（ADC）

24.1 模块简介

外部的模拟信号需要转变成数字信号才能由 MCU 进一步处理。L006 内部集成了一个 12 位高精度、高转换速率的逐次逼近型模数转换器(SAR ADC)模块。具有以下特性：

- 12 位转换精度；
- 1Msps 转换速度；
- 30 个输入通道，包括 24 路外部引脚输入、1 路内部温度传感器电压、1 路 1/3 AVCC 电压、1 路内建 BGR 1.2V 电压、3 路 OPA 输出；
- 4 种参考源：AVCC 电压、ExRef 引脚、内置 1.5v 参考电压、内置 2.5v 参考电压；
- ADC 的电压输入范围：0~Vref；
- 4 种转换模式：单次转换、顺序扫描连续转换、插队扫描连续转换、连续转换累加；
- 输入通道电压阈值监测；
- 软件可配置 ADC 的转换速率；
- 内置信号放大器，可转换高阻信号；
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性。

24.2 ADC 框图




图 24-1 ADC 示意框图

24.3 转换时序及转换速度

ADC 的转换时序如下图所示：一次完整的 ADC 转换由转换过程及逐次比较过程组成。其中转换过程需要 4~12 个 ADCCLK，由 ADC_CR0.SAM 配置；逐次比较过程需要 16 个 ADCCLK。所以，一次 ADC 转换共需要 20~28 个 ADCCLK。

ADC 转换速度的单位为 sps，即每秒进行多少次 ADC 转换。ADC 转换速度的计算方法为：ADCCLK 的频率 / 一次 ADC 转换所需要的 ADCCLK 的个数。




图 24-2 ADC 转换时序图

ADC 转换速度与 ADC 参考电压及 AVCC 电压相关，最高转换速度如下表所示：

ADC 参考电压	AVCC 电压	最高转换速度	最大 ADCCLK 频率
内部 1.5V	1.8V~5.5V	200Ksps	4MHz
内部 2.5V	2.8V~5.5V	200Ksps	4MHz
AVCC / ExRef	1.8V~2.4V	200Ksps	4MHz
AVCC / ExRef	2.4V~2.7V	500Ksps	16MHz
AVCC / ExRef	2.7V~5.5V	1Msps	24MHz

24.4 单次转换模式

在单次转换模式下，ADC 启动后只执行一次转换，可对所有的 30 路 ADC 通道进行转换。该模式既可通过设置 ADC_SglStart.Start 位启动也可通过设置 ADC_ExtTrigger0 的外部触发启动。一旦选定通道的 ADC 转换完成，ADC_IFR.SGLIF 位会自动置 1，转换结果保存在 ADC_Result 寄存器中。

通过 ADC_SglStart.Start 位启动 ADC 单次转换操作流程：

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

Step5: 延时 20us，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.Mode 为 0，选择单次转换模式。

Step7: 配置 ADC_CR0.Ref，选择 ADC 的参考电压。

Step8: 设置 ADC_CR0.InRefEn 为 1，使能 ADC 内部参考电压。

注：如果 ADC 参考电压不选择内部参考电压，则可以略过本步骤。

Step9: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv，设置 ADC 的转换速度。

Step10: 配置 ADC_CR0.SGLMux，选择待转换的通道。

Step11: 设置 ADC_ICR.SGLIC 为 0，清除 ADC_IFR.SGLIF 标志。

Step12: 设置 ADC_SglStart.Start 为 1，启动 ADC 单次转换。

Step13: 等待 ADC_IFR.SGLIF 变为 1，读取 ADC_Result 寄存器以获取 ADC 转换结果。

Step14: 如需对其它通道进行转换，重复执行 Step10~Step13。

Step15: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0，关闭 ADC 模块、BGR 模块。

通过外部触发启动 ADC 单次转换操作流程：

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1, 将 ADC 外部参考电压引脚配置为模拟端口。

注: 如果 ADC 参考电压不选择外部参考电压引脚, 则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1, 使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1, 使能 ADC 模块。

Step5: 延时 20us, 等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.Mode 为 0, 选择单次转换模式。

Step7: 设置 ADC_CR0.IE 为 1, 使能 ADC 中断。

Step8: 使能 NVIC 中断向量表中的 ADC 中断。

Step9: 配置 ADC_CR0.Ref, 选择 ADC 的参考电压。

Step10: 设置 ADC_CR0.InRefEn 为 1, 使能 ADC 内部参考电压。

注: 如果 ADC 参考电压不选择内部参考电压, 则可以略过本步骤。

Step11: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv, 设置 ADC 的转换速度。

Step12: 配置 ADC_CR0.SGLMux, 选择待转换的通道。

Step13: 设置 ADC_IFR 为 0x0, 清除 ADC 中断标志。

Step14: 配置 ADC_ExtTrigger0, 选择外部触发条件。

Step15: 当外部触发条件触发 ADC 完成转换时, ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_Result 寄存器以获取 ADC 转换结果。

Step16: 如需对其它通道进行转换, 重复执行 Step12~Step15。

Step17: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

24.5 扫描转换模式

扫描转换模式分为顺序扫描转换和插队扫描转换两种模式。两种模式各自单独工作时，均可连续对多个通道进行多次转换；当两种模式同时工作时，则优先对插队扫描配置的通道进行转换。

24.5.1 顺序扫描转换模式

顺序扫描转换模式最多可进行 16 次连续转换，转换的总次数由 ADC_SQR2.CNT 进行配置；可配置所有 30 个通道进行转换，待转换通道由 ADC_SQRx.CHxMux 进行配置。该模式既可通过设置 ADC_SqrStart.Start 位启动也可通过设置 ADC_ExtTrigger0 的外部触发启动。启动转换后，ADC 模块依次转换 CHxMux~CH0Mux 中配置的通道直到总转换次数完成。ADC 模块完成总转换次数后，ADC_IFR.SQRIF 位会自动置 1，转换结果保存在转换通道所对应的 ADC_SqrResultx~ADC_SqrResult0 寄存器中。下图演示了对 AIN0、AIN1、AIN5 进行 8 次转换的顺序扫描转换过程。其中顺序扫描转换通道 7，4，1 配置为 AIN1，转换通道 6，3，0 配置为 AIN0，转换通道 5，2 配置为 AIN5。ADC_SqrStart.Start 置 1 后，ADC 模块会依次对顺序扫描转换通道 7~0 进行转换。




图 24-3 ADC 顺序扫描转换过程示例

通过 ADC_SqrStart.Start 位启动 ADC 顺序扫描转换操作流程：

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

Step5: 延时 20us，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.Mode 为 1，选择扫描转换模式。

Step7: 配置 ADC_CR0.Ref，选择 ADC 的参考电压。

Step8: 设置 ADC_CR0.InRefEn 为 1，使能 ADC 内部参考电压。

注：如果 ADC 参考电压不选择内部参考电压，则可以略过本步骤。

Step9: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv，设置 ADC 的转换速度。

Step10: 配置 ADC_SQRx.CHxMux，选择顺序扫描转换通道。

Step11: 配置 ADC_SQR2.CNT，选择顺序扫描转换的总转换次数。

注：若 $CNT=x$ ，则 ADC 依次对通道 $CH_x, CH_{x-1}, \dots, CH_1, CH_0$ 进行转换。

Step12: 设置 ADC_ICR.SQRIC 为 0，清除 ADC_IFR.SQRIF 标志。

Step13: 设置 ADC_SqrStart.Start 为 1，启动 ADC 顺序扫描转换。

Step14: 等待 ADC_IFR.SQRIF 变为 1，读取 ADC_SqrResultx ~ ADC_SqrResult0 寄存器以获取相应通道的转换结果。

Step15: 如需对其它通道进行转换，重复执行 Step10~Step14。

Step16: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0，关闭 ADC 模块、BGR 模块。

通过外部触发启动 ADC 顺序扫描转换操作流程：

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

Step5: 延时 20us, 等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.Mode 为 1, 选择扫描转换模式。

Step7: 设置 ADC_CR0.IE 为 1, 使能 ADC 中断。

Step8: 使能 NVIC 中断向量表中的 ADC 中断。

Step9: 配置 ADC_CR0.Ref, 选择 ADC 的参考电压。

Step10: 设置 ADC_CR0.InRefEn 为 1, 使能 ADC 内部参考电压。

注: 如果 ADC 参考电压不选择内部参考电压, 则可以略过本步骤。

Step11: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv, 设置 ADC 的转换速度。

Step12: 配置 ADC_SQRx.CHxMux, 选择顺序扫描转换通道。

Step13: 配置 ADC_SQR2.CNT, 选择顺序扫描转换的总转换次数。

注: 若 $CNT=x$, 则 ADC 依次对通道 $CH_x, CH_{x-1}, \dots, CH_1, CH_0$ 进行转换。

Step14: 设置 ADC_IFR 为 0x0, 清除 ADC 中断标志。

Step15: 配置 ADC_ExtTrigger0, 选择外部触发条件。

Step16: 当外部触发条件触发 ADC 完成转换时, ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_SqrResultx ~ ADC_SqrResult0 寄存器以获取相应通道的转换结果。

Step17: 如需对其它通道进行转换, 重复执行 Step12~Step16。

Step18: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

24.5.2 插队扫描转换模式

插队扫描转换模式最多可进行 4 次连续转换, 转换的总次数由 ADC_JQR.CNT 进行配置; 可配置所有 30 个通道进行转换, 待转换通道由 ADC_JQR.CHxMux 进行配置。该模式既可通过设置 ADC_JqrStart.Start 位启动也可通过设置 ADC_ExtTrigger1 的外部触发启动。启动转换后, ADC 模块依次转换 CHxMux~CH0Mux 中配置的通道直到总转换次数完成。ADC 模块完成总转换次数后, ADC_IFR.JQRIF 位会自动置 1, 转换结果保存在转换通道所对应的 ADC_JqrResultx~ADC_JqrResult0 寄存器中。下图演示了对 AIN0、AIN1、AIN5 进行 4 次转换的插队扫描转换的过程。其中插队扫描转换通道 3, 2, 1, 0 分别设置为 AIN5, AIN0, AIN1, AIN5。ADC_JqrStart.Start 置 1 后, ADC 模

块会依次对插队扫描转换通道 3~0 进行转换。




图 24-4 ADC 插队扫描转换过程示例

通过 ADC_JqrStart.Start 位启动 ADC 插队扫描转换操作流程:

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

Step5: 延时 20us，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.Mode 为 1，选择扫描转换模式。

Step7: 配置 ADC_CR0.Ref，选择 ADC 的参考电压。

Step8: 设置 ADC_CR0.InRefEn 为 1，使能 ADC 内部参考电压。

注：如果 ADC 参考电压不选择内部参考电压，则可以略过本步骤。

Step9: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv，设置 ADC 的转换速度。

Step10: 配置 ADC_JQR.CHxMux，选择插队扫描转换通道。

Step11: 配置 ADC_JQR.CNT，选择插队扫描转换的总转换次数。

注：若 CNT=x，则 ADC 依次对通道 CH_x，CH_{x-1}，…，CH₁，CH₀ 进行转换。

- Step12: 设置 ADC_ICR.JQRIC 为 0, 清除 ADC_IFR.JQRIF 标志。
- Step13: 设置 ADC_JqrStart.Start 为 1, 启动 ADC 插队扫描转换。
- Step14: 等待 ADC_IFR.JQRIF 变为 1, 读取 ADC_JqrResultx~ADC_JqrResult0 寄存器以获取相应通道的转换结果。
- Step15: 如需对其它通道进行转换, 重复执行 Step10~Step14。
- Step16: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

通过外部触发启动 ADC 插队扫描转换操作流程:

- Step1: 配置 PAADS~PCADS 相应的位, 将待转换的 ADC 通道配置为模拟端口。
- Step2: 设置 PBADS.bit1 为 1, 将 ADC 外部参考电压引脚配置为模拟端口。
注: 如果 ADC 参考电压不选择外部参考电压引脚, 则可以略过本步骤。
- Step3: 设置 BGR_CR.BGR_EN 为 1, 使能 BGR 模块。
- Step4: 设置 ADC_CR0.En 为 1, 使能 ADC 模块。
- Step5: 延时 20us, 等待 ADC 及 BGR 模块启动完成。
- Step6: 设置 ADC_CR1.Mode 为 1, 选择扫描转换模式。
- Step7: 设置 ADC_CR0.IE 为 1, 使能 ADC 中断。
- Step8: 使能 NVIC 中断向量表中的 ADC 中断。
- Step9: 配置 ADC_CR0.Ref, 选择 ADC 的参考电压。
- Step10: 设置 ADC_CR0.InRefEn 为 1, 使能 ADC 内部参考电压。
注: 如果 ADC 参考电压不选择内部参考电压, 则可以略过本步骤。
- Step11: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv, 设置 ADC 的转换速度。
- Step12: 配置 ADC_JQR.CHxMux, 选择插队扫描转换通道。
- Step13: 配置 ADC_JQR.CNT, 选择插队扫描转换的总转换次数。
注: 若 CNT=x, 则 ADC 依次对通道 CH_x, CH_{x-1}, ..., CH₁, CH₀ 进行转换。
- Step14: 设置 ADC_IFR 为 0x0, 清除 ADC 中断标志。
- Step15: 配置 ADC_ExtTrigger1, 选择外部触发条件。
- Step16: 当外部触发条件触发 ADC 完成转换时, ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_JqrResultx~ADC_JqrResult0 寄存器以获取相应通

道的转换结果。

Step17: 如需对其它通道进行转换, 重复执行 Step12~Step16。

Step18: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

插队扫描转换的执行优先级高于顺序扫描转换, 当顺序扫描转换正在进行时, 如果插队扫描转换启动, 则顺序扫描在完成当前通道的转换后暂停, 等到插队扫描转换完成后, 再继续执行剩下的通道转换。下图演示了对 AIN0, AIN1, AIN5, AIN8 进行顺序扫描转换时, 启动对 AIN2, AIN6 进行插队扫描转换的过程。其中顺序扫描转换通道 3, 2, 1, 0 分别设置为 AIN1, AIN0, AIN5, AIN8, 插队扫描转换通道 1, 0 分别设置为 AIN6, AIN2。在顺序扫描进行 AIN0 转换的过程中, 启动了插队扫描, 顺序扫描会将当前 AIN0 的转换完成然后暂停, 等到插队扫描完成 AIN6 和 AIN2 的转换后, 顺序扫描再进行 AIN5 和 AIN8 的转换。




图 24-5 ADC 顺序扫描过程中进行插队扫描示例

24.5.3 扫描转换触发 DMA 读取

顺序扫描和插队扫描转换完成后, 可自动触发 DMA 读取转换结果。顺序扫描模式下, 通过配置 ADC_CR1.DmaSqr 为 1 使能该功能; 插队扫描模式下, 通过配置 ADC_CR1.DmaJqr 为 1 使能该功能。

24.6 连续转换累加模式

在连续转换累加模式下，启动一次 ADC 可对多个通道进行多次转换并对每次转换的结果进行累加；可配置所有 30 个通道进行转换。ADC 转换的总次数由 ADC_SQR2.CNT 进行配置；待转换通道由 ADC_SQRx.CHxMux 进行配置。该模式既可通过设置 ADC_SqrStart.Start 位启动也可通过设置 ADC_ExtTrigger0 的外部触发启动。启动连续转换后，ADC 模块依次转换 CHxMux~CH0Mux 中配置的通道直到总转换次数完成。ADC 模块完成总转换次数后，ADC_IFR.SQRIF 位会自动置 1，转换结果的累加值保存在 ADC_ResultAcc 寄存器中。

下图演示了对 AIN0、AIN1、AIN5 进行 10 次连续转换累加的过程。顺序扫描转换通道 9, 6, 3, 0 配置为 AIN0，转换通道 8, 5, 2 配置为 AIN1，转换通道 7, 4, 1 配置为 AIN5。ADC_SqrStart.Start 置 1 后，ADC 模块会按照顺序扫描转换通道配置依次进行转换，直到 SQR_CNT 的计数值变为 0。每次转换完成时，ADC_ResultAcc 寄存器都会自动进行累加。图中给定的 AIN0、AIN1、AIN5 的转换结果依次为 0x010、0x020、0x040。




图 24-6 ADC 连续转换累加过程示例

通过 ADC_SqrStart.Start 位启动 ADC 连续转换累加操作流程：

Step1: 配置 PAADS~PCADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 PBADS.bit1 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

- Step5: 延时 20us, 等待 ADC 及 BGR 模块启动完成。
- Step6: 设置 ADC_CR1.Mode 为 1, 选择扫描转换模式。
- Step7: 设置 ADC_CR1.RAccEn 为 1, 使能 ADC 转换自动累加功能。
- Step8: 配置 ADC_CR0.Ref, 选择 ADC 的参考电压。
- Step9: 设置 ADC_CR0.InRefEn 为 1, 使能 ADC 内部参考电压。
注: 如果 ADC 参考电压不选择内部参考电压, 则可以略过本步骤。
- Step10: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv, 设置 ADC 的转换速度。
- Step11: 配置 ADC_SQRx.CHxMux, 选择顺序扫描转换通道。
- Step12: 配置 ADC_SQR2.CNT, 选择顺序扫描转换的总转换次数。
注: 若 CNT=x, 则 ADC 依次对通道 CH_x, CH_{x-1}, ..., CH₁, CH₀ 进行转换。
- Step13: 设置 ADC_ICR.SQRIC 为 0, 清除 ADC_IFR.SQRIF 标志。
- Step14: 设置 ADC_CR1.RAccClr 为 0, 清零 ADC_ResultAcc 寄存器。
- Step15: 设置 ADC_SqrStart.Start 为 1, 启动 ADC 顺序扫描转换。
- Step16: 等待 ADC_IFR.SQRIF 变为 1, 读取 ADC_ResultAcc 寄存器以获取转换结果累加值。
- Step17: 如需对其它通道进行转换, 重复执行 Step11~Step16。
- Step18: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

通过外部触发启动 ADC 连续转换累加操作流程:

- Step1: 配置 PAADS~PCADS 相应的位, 将待转换的 ADC 通道配置为模拟端口。
- Step2: 设置 PBADS.bit1 为 1, 将 ADC 外部参考电压引脚配置为模拟端口。
注: 如果 ADC 参考电压不选择外部参考电压引脚, 则可以略过本步骤。
- Step3: 设置 BGR_CR.BGR_EN 为 1, 使能 BGR 模块。
- Step4: 设置 ADC_CR0.En 为 1, 使能 ADC 模块。
- Step5: 延时 20us, 等待 ADC 及 BGR 模块启动完成。
- Step6: 设置 ADC_CR1.Mode 为 1, 选择扫描转换模式。
- Step7: 设置 ADC_CR0.IE 为 1, 使能 ADC 中断。
- Step8: 使能 NVIC 中断向量表中的 ADC 中断。

Step9: 设置 ADC_CR1.RAccEn 为 1, 使能 ADC 转换自动累加功能。

Step10: 配置 ADC_CR0.Ref, 选择 ADC 的参考电压。

Step11: 设置 ADC_CR0.InRefEn 为 1, 使能 ADC 内部参考电压。

注: 如果 ADC 参考电压不选择内部参考电压, 则可以略过本步骤。

Step12: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv, 设置 ADC 的转换速度。

Step13: 配置 ADC_SQRx.CHxMux, 选择顺序扫描转换通道。

Step14: 配置 ADC_SQR2.CNT, 选择顺序扫描转换的总转换次数。

注: 若 $CNT=x$, 则 ADC 依次对通道 $CH_x, CH_{x-1}, \dots, CH_1, CH_0$ 进行转换。

Step15: 设置 ADC_IFR 为 0x0, 清除 ADC 中断标志。

Step16: 设置 ADC_CR1.RAccClr 为 0, 清零 ADC_ResultAcc 寄存器。

Step17: 配置 ADC_ExtTrigger0, 选择外部触发条件。

Step18: 当外部触发条件触发 ADC 完成转换时, ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_ResultAcc 寄存器以获取转换结果累加值。

Step19: 如需对其它通道进行转换, 重复执行 Step13~Step18。

Step20: 设置 ADC_CR0.En 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

24.7 ADC 转换外部触发源

ADC 转换既可通过软件配置启动，也可通过外部触发启动。

配置 ADC_ExtTrigger0 寄存器可设置 ADC 单次转换或顺序扫描转换的外部触发源。




图 24-7 ADC 单次转换或顺序扫描转换外部触发源示意图

配置 ADC_ExtTrigger1 寄存器可设置 ADC 插队扫描转换的外部触发源。




图 24-8 ADC 插队扫描转换外部触发源示意图


24.8 ADC 转换结果比较

ADC 转换完成时，ADC 转换结果可以与用户设定的阈值进行比较，支持上阈值比较、下阈值比较、区间值比较。该功能需要将相应的控制位 HtCmp、LtCmp、RegCmp 置 1。该功能可实现对模拟量的自动监测，直到 ADC 转换结果符合用户预期时才产生中断申请用户程序介入。监测通道选择通过 ADC_CR1.ThCh 进行配置。

上阈值比较：当 ADC 转换结果位于 $[ADC_HT, 4095]$ 区间内则 ADC_IFR.HTIF 置 1；向 ADC_ICR.HTIC 写入 0 则清零 ADC_IFR.HTIF。

下阈值比较：当 ADC 转换结果位于 $[0, ADC_LT)$ 区间内则 ADC_IFR.LTIF 置 1；向 ADC_ICR.LTIC 写入 0 则清零 ADC_IFR.LTIF。

区间值比较：当 ADC 转换结果位于 $[ADC_LT, ADC_HT)$ 区间内则 ADC_IFR.REGIF 置 1；向 ADC_ICR.REGIC 写入 0 则清零 ADC_IFR.REGIF。



24.9 ADC 中断

ADC 中断请求如下表所示：

中断源	中断标志	中断使能
ADC 插队扫描转换完成	ADC_IFR.JQRIF	ADC_CR0.IE
ADC 顺序扫描转换完成	ADC_IFR.SQRIF	
ADC 转换结果位于区间值区域	ADC_IFR.REGIF	
ADC 转换结果位于上阈值区域	ADC_IFR.HTIF	
ADC 转换结果比较下阈值区域	ADC_IFR.LTIF	
ADC 单次转换完成	ADC_IFR.SGLIF	

24.10 使用温度传感器测量环境温度

温度传感器的输出电压会随环境温度的改变而变化，故根据温度传感器的输出电压即可计算出相应环境温度。当 ADC 模块的测量通道选择温度传感器的输出电压时，即可测量环境温度。

计算公式如下：

$$\text{环境温度} = 25 + 0.0803 \times V_{\text{ref}} \times (\text{AdcValue} - \text{Trim})$$

其中：Vref 为当前 ADC 模块的参考电压，取值为 1.5 或 2.5。

AdcValue 为 ADC 模块测量温度传感器输出电压的结果，取值为 0~4095。

Trim 为 16Bit 的校准值，计算时需要从 Flash 存储器中读出，其存放地址详见下表。

ADC 参考电压	校准值存放地址	校准值精度
内部 1.5V	0x00100C34	±3°C
内部 2.5V	0x00100C36	±3°C

使用内部存储的校准值测量环境温度可以达到±5°C的精度，如果客户自己校准使用多点插值可以达到±1°C更高的精度。

计算示例如下：

条件 1：Vref=2.5、AdcValue=0x7E5、Trim=0x76C：

$$\text{温度 1: } 25 + 0.0803 \times 2.5 \times (0x7E5 - 0x76C) = 50.4^{\circ}\text{C}。$$

条件 2：Vref=1.5、AdcValue=0x72D、Trim=0x76C：

$$\text{温度 2: } 25 + 0.0803 \times 1.5 \times (0x72D - 0x76C) = 17.1^{\circ}\text{C}。$$

通过 ADC 测量环境温度操作流程：

Step1: 设置 BGR_CR 为 3，使能 BGR 模块和温度传感器模块。

Step2: 设置 ADC_CR0.En 为 1，使能 ADC 模块。

Step3: 延时 20us，等待 ADC 及 BGR 模块启动完成。

Step4: 设置 ADC_CR1.Mode 为 0，选择单次转换模式。

Step5: 配置 ADC_CR0.Ref，选择 ADC 的参考电压为内部 1.5V 或内部 2.5V。

Step6: 设置 ADC_CR0.InRefEn 为 1，使能 ADC 内部参考电压。

注：如果 ADC 参考电压不选择内部参考电压，则可以略过本步骤。

Step7: 配置 ADC_CR0.SAM 及 ADC_CR0.CkDiv，设置 ADC 的转换速度。

Step8: 设置 ADC_CR0.SGLMux 为 0x1C，选择待转换的通道为温度传感器的输出。

Step9: 设置 ADC_CR0.Buf 为 1，使能输入信号放大器。

Step10: 设置 ADC_ICR.SGLIC 为 0，清除 ADC_IFR.SGLIF 标志。

Step11: 设置 ADC_SglStart.Start 为 1，启动 ADC 单次转换。

Step12: 等待 ADC_IFR.SGLIF 变为 1，读取 ADC_Result 寄存器以获取 ADC 转换结果。

Step13: 设置 ADC_CR0.En 及 BGR_CR 为 0，关闭 ADC 模块、BGR 模块、温度传感器模块。

Step14: 读取温度传感器校准值，根据公式计算当前的环境温度。




图 24-9 温度电压曲线

24.11 ADC 模块寄存器

基地址 0x40002400

寄存器	偏移地址	描述
ADC_CR0	0x004	ADC 基本配置寄存器0
ADC_CR1	0x008	ADC 基本配置寄存器1
ADC_SQR0	0x040	ADC 顺序扫描转换通道配置寄存器0
ADC_SQR1	0x044	ADC 顺序扫描转换通道配置寄存器1
ADC_SQR2	0x048	ADC 顺序扫描转换通道配置寄存器2
ADC_JQR	0x04C	ADC 插队扫描转换通道配置寄存器
ADC_SqrResult0	0x050	ADC 顺序扫描转换通道0转换结果
ADC_SqrResult1	0x054	ADC 顺序扫描转换通道1转换结果
ADC_SqrResult2	0x058	ADC 顺序扫描转换通道2转换结果
ADC_SqrResult3	0x05C	ADC 顺序扫描转换通道3转换结果
ADC_SqrResult4	0x060	ADC 顺序扫描转换通道4转换结果
ADC_SqrResult5	0x064	ADC 顺序扫描转换通道5转换结果
ADC_SqrResult6	0x068	ADC 顺序扫描转换通道6转换结果
ADC_SqrResult7	0x06C	ADC 顺序扫描转换通道7转换结果
ADC_SqrResult8	0x070	ADC 顺序扫描转换通道8转换结果
ADC_SqrResult9	0x074	ADC 顺序扫描转换通道9转换结果
ADC_SqrResult10	0x078	ADC 顺序扫描转换通道10转换结果
ADC_SqrResult11	0x07C	ADC 顺序扫描转换通道11转换结果
ADC_SqrResult12	0x080	ADC 顺序扫描转换通道12转换结果
ADC_SqrResult13	0x084	ADC 顺序扫描转换通道13转换结果
ADC_SqrResult14	0x088	ADC 顺序扫描转换通道14转换结果
ADC_SqrResult15	0x08C	ADC 顺序扫描转换通道15转换结果
ADC_JqrResult0	0x090	ADC 插队扫描转换通道0转换结果
ADC_JqrResult1	0x094	ADC 插队扫描转换通道1转换结果
ADC_JqrResult2	0x098	ADC 插队扫描转换通道2转换结果
ADC_JqrResult3	0x09C	ADC 插队扫描转换通道3转换结果
ADC_Result	0x0A0	ADC 转换结果
ADC_ResultAcc	0x0A4	ADC 转换结果累加值
ADC_HT	0x0A8	ADC 比较上阈值
ADC_LT	0x0AC	ADC 比较下阈值
ADC_IFR	0x0B0	ADC 中断标志寄存器
ADC_ICR	0x0B4	ADC 中断清除寄存器
ADC_ExtTrigger0	0x0B8	ADC 单次转换或顺序扫描转换外部中断触发源配置寄存器
ADC_ExtTrigger1	0x0BC	ADC 插队扫描转换外部中断触发源配置寄存器
ADC_SglStart	0x0C0	ADC单次转换启动控制寄存器

ADC_SqrStart	0x0C4	ADC顺序扫描转换启动控制寄存器
ADC_JqrStart	0x0C8	ADC插队扫描转换启动控制寄存器

表 24-1 ADC 寄存器

24.11.1 ADC 基本配置寄存器 0 (ADC_CR0)

偏移地址 0x004

复位值 0x000027F0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	InRefEn	SAM	Buf	Ref	SGLMux						CkDiv	Res.	En		
RW	RW	RW	RW	RW	RW						RW		RW		

位	标记	功能描述
31:16	Reserved	保留
15	IE	ADC中断控制 1: 使能中断 0: 禁止中断
14	InRefEn	ADC内部参考电压使能 1: 使能内部参考电压 0: 禁止内部参考电压
13:12	SAM	ADC采样周期选择 00: 4个转换周期 01: 6个转换周期 10: 8个转换周期 11: 12个转换周期
11	Buf	ADC输入信号放大器控制 0: 关闭放大器, 外部输入信号与ADC直接相连。 1: 打开放大器, 外部输入信号通过放大器放大后与ADC相连, 用于高阻信号。 以下几种情况需要打开BUF 功能, 使用BUF功能时, 最大速率200k sps 1) 外部驱动很弱信号 2) 测量1/3AVCC 3) 测量temp sensor 4) 测量VREF1P2
10:9	Ref	ADC参考电压选择 00: 内部1.5V 01: 内部2.5V 10: 外部参考电压ExRef (PB01) 11: AVCC电压

8:4	SGLMux	<p>单次转换模式转换通道选择</p> <p>00000: AIN0 (PA00)</p> <p>00001: AIN1 (PA01)</p> <p>00010: AIN2 (PA02)</p> <p>00011: AIN3 (PA03)</p> <p>00100: AIN4 (PA04)</p> <p>00101: AIN5 (PA05)</p> <p>00110: AIN6 (PA06)</p> <p>00111: AIN7 (PA07)</p> <p>01000: AIN8 (PB00)</p> <p>01001: AIN9 (PB01)</p> <p>01010: AIN10 (PC00)</p> <p>01011: AIN11 (PC01)</p> <p>01100: AIN12 (PC02)</p> <p>01101: AIN13 (PC03)</p> <p>01110: AIN14 (PC04)</p> <p>01111: AIN15 (PC05)</p> <p>10000: AIN16 (PB02)</p> <p>10001: AIN17 (PB10)</p> <p>10010: AIN18 (PB11)</p> <p>10011: AIN19 (PB12)</p> <p>10100: AIN20 (PB13)</p> <p>10101: AIN21 (PB14)</p> <p>10110: AIN22 (PB15)</p> <p>10111: AIN23 (PC06)</p> <p>11000: OPA0输出</p> <p>11001: OPA1输出</p> <p>11010: OPA2输出</p> <p>11011: 1/3AVCC 注: ADC_CR0.Buf必须为1</p> <p>11100: 内置温度传感器输出电压 注: ADC_CR0.Buf必须为1</p> <p>11101: 内部基准1.2V输出电压 注: ADC_CR0.Buf必须为1</p>
3:2	CkDiv	<p>ADC时钟选择</p> <p>00: PCLK时钟</p> <p>01: PCLK时钟2分频</p> <p>10: PCLK时钟4分频</p> <p>11: PCLK时钟8分频</p>
1	Reserved	保留
0	En	<p>ADC使能控制</p> <p>1: 使能ADC</p> <p>0: 禁止ADC</p>

24.11.2 ADC 基本配置寄存器 1 (ADC_CR1)

偏移地址 0x008

复位值 0x00008000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RAccClr	RegCmp	HtCmp	LtCmp	RAccEn	Mode	DmaJqr	DmaSqr	ThCh					Align	Reserved	
WO	RW	RW	RW	RW	RW	RW	RW	RW					RW		

位	标记	功能描述
31:16	Reserved	保留
15	RAccClr	ADC转换结果累加寄存器清零 1: 无作用; 0: ADC转换结果累加寄存器 (ADC_ResultAcc) 清零。
14	RegCmp	ADC区间比较控制 1: 使能区间比较 0: 禁止区间比较
13	HtCmp	ADC高阈值比较控制 1: 使能高阈值比较 0: 禁止高阈值比较
12	LtCmp	ADC低阈值比较控制 1: 使能低阈值比较 0: 禁止低阈值比较
11	RAccEn	ADC转换结果自动累加控制 1: 使能ADC转换结果自动累加功能 0: 禁止ADC转换结果自动累加功能
10	Mode	ADC转换模式选择 1: 扫描转换模式 0: 单次转换模式
9	DmaJqr	插队扫描触发DMA读取控制 1: 使能插队扫描转换触发DMA读取 0: 禁止插队扫描转换触发DMA读取
8	DmaSqr	顺序扫描触发DMA读取控制 1: 使能顺序扫描转换触发DMA读取

		0: 禁止顺序扫描转换触发DMA读取
7:3	ThCh	阈值比较通道选择 00000: 选择通道0进行阈值比较 00001: 选择通道1进行阈值比较 00010: 选择通道2进行阈值比较 11101: 选择通道 29 进行阈值比较
2	Align	转换结果对齐控制 1: 转换结果16Bits左对齐存储 0: 转换结果16Bits右对齐存储
1:0	Reserved	保留

24.11.3 ADC 顺序扫描转换通道配置寄存器 0 (ADC_SQR0)

偏移地址 0x040

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		CH5Mux					CH4Mux					CH3Mux			
		RW					RW					RW			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		CH2Mux					CH1Mux					CH0Mux			
		RW					RW					RW			

位	标记	功能描述
31:30	Reserved	保留
29:25	CH5Mux	顺序扫描转换通道5选择, 设置参见ADC_CR0.SGLMux
24:20	CH4Mux	顺序扫描转换通道4选择, 设置参见ADC_CR0.SGLMux
19:15	CH3Mux	顺序扫描转换通道3选择, 设置参见ADC_CR0.SGLMux
14:10	CH2Mux	顺序扫描转换通道2选择, 设置参见ADC_CR0.SGLMux
9:5	CH1Mux	顺序扫描转换通道1选择, 设置参见ADC_CR0.SGLMux
4:0	CH0Mux	顺序扫描转换通道0选择, 设置参见ADC_CR0.SGLMux

24.11.4 ADC 顺序扫描转换通道配置寄存器 1 (ADC_SQR1)

偏移地址 0x044

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		CH11Mux					CH10Mux					CH9Mux			
		RW					RW					RW			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		CH8Mux					CH7Mux					CH6Mux			
		RW					RW					RW			

位	标记	功能描述
31:30	Reserved	保留
29:25	CH11Mux	顺序扫描转换通道11选择, 设置参见ADC_CR0.SGLMux
24:20	CH10Mux	顺序扫描转换通道10选择, 设置参见ADC_CR0.SGLMux
19:15	CH9Mux	顺序扫描转换通道9选择, 设置参见ADC_CR0.SGLMux
14:10	CH8Mux	顺序扫描转换通道8选择, 设置参见ADC_CR0.SGLMux
9:5	CH7Mux	顺序扫描转换通道7选择, 设置参见ADC_CR0.SGLMux
4:0	CH6Mux	顺序扫描转换通道6选择, 设置参见ADC_CR0.SGLMux

24.11.5 ADC 顺序扫描转换通道配置寄存器 2 (ADC_SQR2)

偏移地址 0x048

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CNT				CH15Mux			
								RW				RW			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH14Mux				CH13Mux				CH12Mux							
RW				RW				RW							

位	标记	功能描述
31:24	Reserved	保留
23:20	CNT	顺序扫描转换次数
19:15	CH15Mux	顺序扫描转换通道15选择, 设置参见ADC_CR0.SGLMux
14:10	CH14Mux	顺序扫描转换通道14选择, 设置参见ADC_CR0.SGLMux
9:5	CH13Mux	顺序扫描转换通道13选择, 设置参见ADC_CR0.SGLMux
4:0	CH12Mux	顺序扫描转换通道12选择, 设置参见ADC_CR0.SGLMux

24.11.6 ADC 插队扫描转换通道配置寄存器 (ADC_JQR)

偏移地址 0x04C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										CNT	CH3Mux				
										RW	RW				

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH2Mux					CH1Mux					CH0Mux					
RW					RW					RW					

位	标记	功能描述
31:24	Reserved	保留
21:20	CNT	插队扫描转换次数
19:15	CH3Mux	插队扫描转换通道3选择, 设置参见ADC_CR0.SGLMux
14:10	CH2Mux	插队扫描转换通道2选择, 设置参见ADC_CR0.SGLMux
9:5	CH1Mux	插队扫描转换通道1选择, 设置参见ADC_CR0.SGLMux
4:0	CH0Mux	插队扫描转换通道0选择, 设置参见ADC_CR0.SGLMux

24.11.7 ADC 顺序扫描转换通道 x 转换结果 (ADC_SqrResult0 - 15)

偏移地址 0x050 ~ 0x8C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				Result											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	Result	ADC 顺序扫描转换通道x转换结果

24.11.8 ADC 插队扫描转换通道 x 转换结果 (ADC_JqrResult0 - 3)

偏移地址 0x090 ~ 0x9C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				Result											
Reserved				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	Result	ADC 插队扫描转换通道x转换结果

24.11.9 ADC 转换结果 (ADC_Result)

偏移地址 0x0A0

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				Result											
Reserved				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	Result	ADC转换结果

24.11.10 ADC 转换结果累加值 (ADC_ResultAcc)

偏移地址 0x0A4

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												ResultAcc[19:16]			
RO															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ResultAcc[15:0]															
R															

位	标记	功能描述
31:20	Reserved	保留
19:0	ResultAcc	ADC转换累加值

24.11.11 ADC 比较上阈值 (ADC_HT)

偏移地址 0x0A8

复位值 0x00000FFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				HT											
Reserved				RW											

位	标记	功能描述
31:12	Reserved	保留
11:0	HT	ADC转换结果比较上阈值

24.11.12 ADC 比较下阈值 (ADC_LT)

偏移地址 0x0AC

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
Reserved				LT											
Reserved				RW											

位	标记	功能描述
31:12	Reserved	保留
11:0	LT	ADC转换结果比较下阈值

24.11.13 ADC 中断标志寄存器 (ADC_IFR)

偏移地址 0x0B0

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										JQRIF	SQRIF	REGIF	HHT_	LLT_	S_
											F	F	INTF	INTF	INTF
										RO	RO	RO	RO	RO	RO

位	标记	功能描述
31:6	Reserved	保留
5	JQRIF	ADC插队扫描转换完成标志 1: ADC插队扫描转换完成 0: ADC插队扫描转换未完成
4	SQRIF	ADC顺序扫描转换完成标志 1: ADC顺序扫描转换完成 0: ADC顺序扫描转换未完成
3	REGIF	ADC转换结果比较区间标志 1: ADC转换结果位于[ADC_LT , ADC_HT)区间内 0: ADC转换结果位于[ADC_LT , ADC_HT)区间外
2	HTIF	ADC转换结果比较上阈值标志 1: ADC转换结果位于[ADC_HT, 4095]区间内 0: ADC转换结果位于[ADC_HT, 4095]区间外
1	LTIF	ADC转换结果比较下阈值标志 1: ADC转换结果位于[0, ADC_LT)区间内 0: ADC转换结果位于[0, ADC_LT)区间外
0	SGLIF	ADC单次转换完成标志 1: ADC单次转换完成 0: ADC单次转换未完成

24.11.14 ADC 中断清除寄存器 (ADC_ICR)

偏移地址 0x0B4

复位值 0x0000003F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										JQRI C	SQRI C	REGI C	HHT_ INTC	LLT_ INTC	S_ INTC
										R1W0	R1W0	R1W0	R1W0	R1W0	R1W0

位	标记	功能描述
31:6	Reserved	保留
5	JQRIC	写0清除ADC插队扫描转换完成标志 写1无作用
4	SQRIC	写0清除ADC顺序扫描转换完成标志 写1无作用
3	REGIC	写0清除ADC转换结果比较区间标志 写1无作用
2	HTIC	写0清除ADC转换结果比较上阈值 写1无作用
1	LTIC	写0清除ADC转换结果比较下阈值标志 写1无作用
0	SGLIC	写0清除ADC单次转换完成标志 写1无作用

24.11.15 ADC 单次转换或顺序扫描转换外部中断触发源配置

(ADC_ExtTrigger0)

偏移地址 0x0B8

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PC15	PB15	PA15	PC11	PB11	PA11	PD07	PC07	PB07	PA07	PD03	PC03	PB03	PA03	DMA	SPI1
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI0	PCA	Res.	VC1	VC0	Res.		UAR T1	UAR T0	TIM6	TIM5	TIM4	TIM3	TIM2	TIM1	TIM0
RW	RW	RW	RW	RW			RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能描述
31	PC15	PC15中断触发ADC转换
30	PB15	PB15中断触发ADC转换
29	PA15	PA15中断触发ADC转换
28	PC11	PC11中断触发ADC转换
27	PB11	PB11中断触发ADC转换
26	PA11	PA11中断触发ADC转换
25	PD07	PD07中断触发ADC转换
24	PC07	PC07中断触发ADC转换
23	PB07	PB07中断触发ADC转换
22	PA07	PA07中断触发ADC转换
21	PD03	PD03中断触发ADC转换
20	PC03	PC03中断触发ADC转换
19	PB03	PB03中断触发ADC转换
18	PA03	PA03中断触发ADC转换
17	DMA	DMA中断触发ADC转换
16	SPI1	SPI1中断触发ADC转换
15	SPI0	SPI0中断触发ADC转换
14	PCA	PCA中断触发ADC转换
13	Res.	保留
12	VC1	VC1中断触发ADC转换
11	VC0	VC0中断触发ADC转换
10:9	Res.	保留

8	UART1	UART1中断触发ADC转换
7	UART0	UART0中断触发ADC转换
6	TIM6	Timer6中断触发ADC转换
5	TIM5	Timer5中断触发ADC转换
4	TIM4	Timer4中断触发ADC转换
3	TIM3	Timer3中断触发ADC转换
2	TIM2	Timer2中断触发ADC转换
1	TIM1	Timer1中断触发ADC转换
0	TIM0	Timer0中断触发ADC转换

Notes:

- 1) TIM4/5/6 中断触发 ADC 自动转换，除了需要使能 TIM4/5/6 的相应中断外，还需要配置 Advanced Timer 的展频及中断触发选择寄存器 TIMX_CR 选择可以触发 ADC 的中断源。
- 2) 触发 ADC 使用的是各中断标志位的上升沿。如果需要重复触发，需要清除中断标志。如果不需要进入中断服务程序，请不要使能 NVIC 的中断使能。

24.11.16 ADC 插队扫描转换外部中断触发源配置寄存器 (ADC_ExtTrigger1)

偏移地址 0x0BC

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PC15	PB15	PA15	PC11	PB11	PA11	PD07	PC07	PB07	PA07	PD03	PC03	PB03	PA03	DMA	SPI1
5	5	5	1	1	1	7	7	7	7	3	3	3	3	A	1
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI0	PCA	Res.	VC1	VC0	Res.		UART1	UART0	TIM6	TIM5	TIM4	TIM3	TIM2	TIM1	TIM0
0	A								6	5	4	3	2	1	0
RW	RW	RW	RW	RW			RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能描述
31	PC15	PC15中断触发ADC转换
30	PB15	PB15中断触发ADC转换
29	PA15	PA15中断触发ADC转换
28	PC11	PC11中断触发ADC转换
27	PB11	PB11中断触发ADC转换
26	PA11	PA11中断触发ADC转换
25	PD07	PD07中断触发ADC转换
24	PC07	PC07中断触发ADC转换
23	PB07	PB07中断触发ADC转换
22	PA07	PA07中断触发ADC转换
21	PD03	PD03中断触发ADC转换
20	PC03	PC03中断触发ADC转换
19	PB03	PB03中断触发ADC转换
18	PA03	PA03中断触发ADC转换
17	DMA	DMA中断触发ADC转换
16	SPI1	SPI1中断触发ADC转换
15	SPI0	SPI0中断触发ADC转换
14	PCA	PCA中断触发ADC转换
13	Res.	保留
12	VC1	VC1中断触发ADC转换
11	VC0	VC0中断触发ADC转换
10:9	Res.	保留
8	UART1	UART1中断触发ADC转换
7	UART0	UART0中断触发ADC转换

6	TIM6	Timer6中断触发ADC转换
5	TIM5	Timer5中断触发ADC转换
4	TIM4	Timer4中断触发ADC转换
3	TIM3	Timer3中断触发ADC转换
2	TIM2	Timer2中断触发ADC转换
1	TIM1	Timer1中断触发ADC转换
0	TIM0	Timer0中断触发ADC转换

Notes:

- 1) TIM4/5/6 中断触发 ADC 自动转换，除了需要使能 TIM4/5/6 的相应中断外，还需要配置 Advanced Timer 的展频及中断触发选择寄存器 TIMX_CR 选择可以触发 ADC 的中断源。
- 2) 触发 ADC 使用的是各中断标志位的上升沿。如果需要重复触发，需要清除中断标志。如果不需要进入中断服务程序，请不要使能 NVIC 的中断使能。

24.11.17 ADC 单次转换启动控制寄存器 (ADC_SglStart)

偏移地址 0x0C0

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															Start
Reserved															RW

位	标记	功能描述
31:1	Reserved	保留
0	Start	ADC单次转换启动控制 1: 启动ADC单次转换 0: 停止ADC单次转换

24.11.18 ADC 顺序扫描转换启动控制寄存器 (ADC_SqrStart)

偏移地址 0x0C4

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															Start
Reserved															RW

位	标记	功能描述
31:1	Reserved	保留
0	Start	ADC顺序扫描转换启动控制 1: 启动ADC顺序扫描转换 0: 停止ADC顺序扫描转换

24.11.19 ADC 插队扫描转换启动控制寄存器 (ADC_JqrStart)

偏移地址 0x0C8

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															Start
Reserved															RW

位	标记	功能描述
31:1	Reserved	保留
0	Start	ADC插队扫描转换启动控制 1: 启动ADC插队扫描转换 0: 停止ADC插队扫描转换

25 模拟比较器（VC）

25.1 模拟电压比较器 VC 简介

模拟电压比较器 VC 用于比较两个输入模拟电压的大小，并根据比较结果输出高/低电平。当“+”输入端电压高于“-”输入端电压时，电压比较器输出为高电平；当“+”输入端电压低于“-”输入端电压时，电压比较器输出为低电平。本产品内部集成的模拟电压比较器 VC 具有以下特性：

- 支持电压比较功能；
- 支持内部 64 阶 VCC 分压（使用分压来源电压需要大于 1.8V）
- 支持 16 个外部输入端口和片内 BGR 输出的参考电压作为电压比较器的输入；
- 支持三种软件可配置的中断触发方式：高电平触发/上升沿触发/下降沿触发；
- 电压比较器的输出可以作为 通用定时器 控制输入；
- 电压比较器的输出可以作为 高级定时器和通用定时器 r 的刹车输入或者捕获输入；
- 支持在深度休眠模式下工作，电压比较器的中断输出可以将芯片从深度休眠模式下唤醒；
- 提供软件可配置的滤波时间以增强芯片的抗干扰能力。

注意：使用 VC 需要使能 BGR,参考 BGR 寄存器描述

25.2 电压比较器框架图




图 25-1 VC 框架图

25.3 建立/响应时间

当使用电压比较器时，从 VC 使能或者 VC 的两端输入电压变化到输出正确的结果的时间由 VC 控制寄存器 (VC_CR) 中的 BIAS_SEL 控制位决定，电流越大 VC 响应越快，典型值从 200nS 到 20uS 四档可调。

如果选择温度传感器、1.2V 基准电压、ADC 模块参考电压作为比较器的端输入，则需要打开内部的 BGR 模块。内部 BGR 的启动时间大约为 20us，电压比较器需要等待内部 BGR 稳定后才能正常输出。

25.4 滤波时间

在电压比较器固有的建立/响应时间之外，用户可以设置更长的滤波时间来过滤掉系统噪声，比如马达停止时的大电流噪声。




图 25-2 VC 滤波响应时间

25.5 迟滞功能

电压比较器可以选择迟滞功能，迟滞功能使能后的图示如下：




图 25-3 VC 迟滞功能

25.6 VC 寄存器

基地址 0x40002400

寄存器	偏移地址	描述
VC_CR	0x010	VC0/1 配置寄存器0
VC0_CR	0x014	VC0 配置寄存器
VC1_CR	0x018	VC1 配置寄存器
VC0_OUT_CFG	0x01C	VC0 输出配置寄存器
VC1_OUT_CFG	0x020	VC1 输出配置寄存器
VC_INT	0x024	VC 中断寄存器

表 25-1 VC 寄存器

25.6.1 VC 配置寄存器 (VC_CR)

偏移地址 0x010

复位值 0x00000020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VC1_HYS_SEL		VC1_BIAS_SEL		VC0_HYS_SEL		VC0_BIAS_SEL		VC_REF2P5_SEL	VC_DI_V_EN	VC_DIV					
RW		RW		RW		RW		RW	RW	RW					

位	标记	功能描述
31:16	Reserved	保留
15:14	VC1_HYS_SEL	VC1 迟滞选择: 00:没有迟滞 01:迟滞电压大约10mV 10:迟滞电压大约20mV 11:迟滞电压大约30mV
13:12	VC1_BIAS_SEL	VC1 功耗选择 (功耗越大, 响应速度越快) 00:300nA 01:1.2uA 10:10uA(需要开启BGR, BGR启动时间大约20us) 11:20uA(需要开启BGR, BGR启动时间大约20us)
11:10	VC0_HYS_SEL	VC0 迟滞选择: 00:没有迟滞 01:迟滞电压大约10mV 10:迟滞电压大约20mV 11:迟滞电压大约30mV
9:8	VC0_BIAS_SEL	VC0 功耗选择 (功耗越大, 响应速度越快) 00:300nA 01:1.2uA 10:10uA(需要开启BGR, BGR启动时间大约20us) 11:20uA(需要开启BGR, BGR启动时间大约20us)
7	VC_REF2P5_SEL	VC_DIV 参考电压Vref选择 0:VCC 1:ADC_CR0.SREF所选择的参考电压
6	VC_DIV_EN	6位 DAC 使能 1: 使能
5:0	VC_DIV	6位 DAC 配置

		000000: 1/64 Vref 000001:2/64 Vref 000010:3/64 Vref 000011:4/64 Vref ... 111110:63/64 Vref 111111: Vref
--	--	---

25.6.2 VC0 配置寄存器 (VC0_CR)

偏移地址 0x014

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															EN
															RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	level	rising	falling	debounce_time			FLTEN	n_sel			p_sel				
RW	RW	RW	RW	RW			RW	RW			RW				

位	标记	功能描述
31:17	Reserved	保留
16	EN	电压比较器使能 1: 使能电压比较器 0: 关闭电压比较器
15	IE	VC 中断使能 1: 使能; 0: 禁止
14	level	VC 输出信号触发中断选择 1: 使能高电平触发 INT flag 0: 禁止高电平触发 INT flag
13	rising	VC 输出信号触发中断选择 1: 使能上升沿触发 INT flag 0: 禁止上升沿触发 INT flag
12	falling	VC 输出信号触发中断选择 1: 使能下降沿触发 INT flag 0: 禁止下降沿触发 INT flag
11:9	debounce_time	VC 输出滤波时间配置 111: 滤波时间大约为28.8ms 110: 滤波时间大约为7.2ms 101: 滤波时间大约为1.8ms 100: 滤波时间大约为450us 011: 滤波时间大约为112us 010: 滤波时间大约为28us 001: 滤波时间大约为14us 000: 滤波时间大约为7us 注意: 滤波时间的配置只有在 FLTEN=1 时才有效。
8	FLTEN	1: 启动 VC 滤波 0: VC 无滤波

7:4	N_SEL	<p>电压比较器“-”端输入选择</p> <p>0000: select channel 0 input PA0 0001: select channel 1 input PA1 0010: select channel 2 input PA2 0011: select channel 3 input PA3 0100: select channel 4 input PA4 0101: select channel 5 input PA5 0110: select channel 6 input PA6 0111: select channel 7 input PA7 1000: select channel 8 input PC4 1001: select channel 9 input PC5 1010: select channel 10 input PB0 1011:电阻分压输出电压 1100:内置温度传感器输出电压 1101:内部基准1.2V输出电压 1110:ADC模块的参考电压(使用需要使能ADC) 1111:VCAP引脚的电压</p>
3:0	P_SEL	<p>电压比较器“+”端输入选择</p> <p>0000: select channel 0 input PC0 0001: select channel 1 input PC1 0010: select channel 2 input PC2 0011: select channel 3 input PC3 0100: select channel 4 input PA0 0101: select channel 5 input PA1 0110: select channel 6 input PA2 0111: select channel 7 input PA3 1000: select channel 8 input PA4 1001: select channel 9 input PA5 1010: select channel 10 input PA6 1011: select channel 11 input PA7 1100: select channel 12 input PB4 1101: select channel 13 input PB5 1110: select channel 14 input PB6 1111: select channel 15 input PB7</p>

25.6.3 VC1 配置寄存器 (VC1_CR)

偏移地址 0x018

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															EN
															RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	level	rising	falling	debounce_time			FLTEN	n_sel				p_sel			
RW	RW	RW	RW	RW			RW	RW				RW			

位	标记	功能描述
31:17	Reserved	保留
16	EN	电压比较器使能 1: 使能电压比较器 0: 关闭电压比较器
15	IE	VC 中断使能 1: 使能; 0: 禁止
14	level	VC 输出信号触发中断选择 1: 使能高电平触发 INT flag 0: 禁止高电平触发 INT flag
13	rising	VC 输出信号触发中断选择 1: 使能上升沿触发 INT flag 0: 禁止上升沿触发 INT flag
12	falling	VC 输出信号触发中断选择 1: 使能下降沿触发 INT flag 0: 禁止下降沿触发 INT flag
11:9	debounce_time	VC 输出滤波时间配置 111: 滤波时间大约为28.8ms 110: 滤波时间大约为7.2ms 101: 滤波时间大约为1.8ms 100: 滤波时间大约为450us 011: 滤波时间大约为112us 010: 滤波时间大约为28us 001: 滤波时间大约为14us 000: 滤波时间大约为7us 注意: 滤波时间的配置只有在 FLTEN=1 时才有效。
8	FLTEN	1: 启动 VC 滤波 0: VC 无滤波

7:4	N_SEL	<p>电压比较器“-”端输入选择</p> <p>0000: select channel 0 input PC0 0001: select channel 1 input PC1 0010: select channel 2 input PC2 0011: select channel 3 input PC3 0100: select channel 4 input PA0 0101: select channel 5 input PA1 0110: select channel 6 input PB0 0111: select channel 7 input PB1 1000: select channel 8 input PB2 1001: select channel 9 input PB3 1010: select channel 10 input PB4 1011:电阻分压输出电压 1100:内置温度传感器输出电压 1101:内部基准1.2V输出电压 1110:ADC模块的参考电压(使用需要使能ADC) 1111:VCAP引脚的电压</p>
3:0	P_SEL	<p>电压比较器“+”端输入选择</p> <p>0000: select channel 0 input PA0 0001: select channel 1 input PA1 0010: select channel 2 input PA2 0011: select channel 3 input PA3 0100: select channel 4 input PA4 0101: select channel 5 input PA5 0110: select channel 6 input PB1 0111: select channel 7 input PB2 1000: select channel 8 input PB10 1001: select channel 9 input PB12 1010: select channel 10 input PB13 1011: select channel 11 input PB14 1100: select channel 12 input PB4 1101: select channel 13 input PB5 1110: select channel 14 input PB6 1111: select channel 15 input PB7</p>

25.6.4 VC0 输出配置寄存器 (VC0_OUT_CFG)

偏移地址 0x01C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
brake	TIM6	INV_T IM6	TIM5	INV_T IM5	TIM4	INV_T IM4	Reserved			TIM BK	TIM3 RCLR	TIM2 RCLR	TIM1 RCLR	TIM0 RCLR	INV_ Timer
RW	RW	RW	RW	RW	RW	RW				RW	RW	RW	RW	RW	RW

位	标记	功能描述
31:16	Reserved	保留
15	brake	VC0 作为 Advanced Timer 刹车控制 1: 使能; 0: 禁止。
14	TIM6	VC0 filter 结果输出到 TIM6 捕获输入CHA使能 1: 使能; 0: 禁止。
13	INV_TIM6	VC0 filter 结果输出到 TIM6 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
12	TIM5	VC0 filter 结果输出到 TIM5 捕获输入CHA使能 1: 使能; 0: 禁止。
11	INV_TIM5	VC0 filter 结果输出到 TIM5 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
10	TIM4	VC0 filter 结果输出到 TIM4 捕获输入CHA使能 1: 使能; 0: 禁止。
9	INV_TIM4	VC0 filter 结果输出到 TIM4 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
8:6	Res.	保留
5	TIMBK	VC0 filter 结果输出到Timer0/1/2/3 刹车控制 1: 使能; 0: 禁止。
4	TIM3RCLR	VC0 filter 结果输出到 TIM3 REFCLR 使能控制 1: 使能; 0: 禁止。
3	TIM2RCLR	VC0 filter 结果输出到 TIM2 REFCLR 使能控制 1: 使能; 0: 禁止。
2	TIM1RCLR	VC0 filter 结果输出到 TIM1 REFCLR 使能控制 1: 使能; 0: 禁止。
1	TIM0RCLR	VC0 filter 结果输出到 TIM0 REFCLR 使能控制 1: 使能; 0: 禁止。

0	INV_Timer	VC0 filter 结果输出反向到各 TIM0/1/2/3/REFCLR 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
---	-----------	---

25.6.5 VC1 输出配置寄存器 (VC1_OUT_CFG)

偏移地址 0x020

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
brake	TIM6	INV_TIM6	TIM5	INV_TIM5	TIM4	INV_TIM4	Reserved			TIMBK	TIM3RCLR	TIM2RCLR	TIM1RCLR	TIM0RCLR	INV_Timer
RW	RW	RW	RW	RW	RW	RW				RW	RW	RW	RW	RW	RW

位	标记	功能描述
31:16	Reserved	保留
15	brake	VC1 作为 Advanced Timer 刹车控制 1: 使能; 0: 禁止。
14	TIM6	VC1 filter 结果输出到 TIM6 捕获输入CHB使能 1: 使能; 0: 禁止。
13	INV_TIM6	VC1 filter 结果输出到 TIM6 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
12	TIM5	VC1 filter 结果输出到 TIM5 捕获输入CHB使能 1: 使能; 0: 禁止。
11	INV_TIM5	VC1 filter 结果输出到 TIM5 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
10	TIM4	VC1 filter 结果输出到 TIM4 捕获输入CHB使能 1: 使能; 0: 禁止。
9	INV_TIM4	VC1 filter 结果输出到 TIM4 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
8:6	Res.	保留
5	TIMBK	VC1 filter 结果输出到Timer0/1/2/3 刹车控制 1: 使能; 0: 禁止。
4	TIM3RCLR	VC1 filter 结果输出到 TIM3 REFCLR 使能控制 1: 使能; 0: 禁止。
3	TIM2RCLR	VC1 filter 结果输出到 TIM2 REFCLR 使能控制 1: 使能; 0: 禁止。
2	TIM1RCLR	VC1 filter 结果输出到 TIM1 REFCLR 使能控制 1: 使能; 0: 禁止。
1	TIM0RCLR	VC1 filter 结果输出到 TIM0 REFCLR 使能控制 1: 使能; 0: 禁止。

0	INV_Timer	VC1 filter 结果输出反向到各 TIM0/1/2/3/REFCLR 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
---	-----------	---

25.6.6 VC 中断寄存器 (VC_IFR)

偏移地址 0x024

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												VC1_ Filter	VC0_ Filter	VC1_ INTF	VC0_ INTF
												RO	RO	W0	W0

位	标记	功能描述
31:4	Reserved	保留
3	VC1_Filter	VC1 Filter 后的状态
2	VC0_Filter	VC0 Filter 后的状态
1	VC1_INTF	VC1 中断标志, 1发生 VC1 中断; 0未发生中断; 写0清除中断标志, 写1无效
0	VC0_INTF	VC0 中断标志, 1发生 VC0 中断; 0未发生中断; 写0清除中断标志, 写1无效

26 低电压检测器 (LVD)

26.1 LVD 简介

LVD 可用于监测 VCC 及芯片引脚的电压。当被监测电压与 LVD 阈值的比较结果满足触发条件时，LVD 会产生中断或复位信号，用户可根据该信号执行一些紧急任务。

LVD 具有以下特性：

- 4 路监测源，AVCC、PC13、PB08、PB07；
- 16 阶阈值电压，1.8V~3.3V 可选；
- 8 种触发条件，高电平、上升沿、下降沿组合；
- 2 种触发结果，复位、中断；
- 8 阶滤波配置，防止误触发；
- 具备迟滞功能，强力抗干扰。

26.2 LVD 框图




图 26-1 LVD 框图

26.3 数字滤波

如果芯片的工作环境恶劣，迟滞比较器的输出会出现噪声信号。使能数字滤波模块，则迟滞比较器的输出波形中脉宽小于 LVD_CR.Debounce_time 的噪声信号都可以被滤除。禁止数字滤波模块，则数字滤波模块的输入输出信号相同。使能数字滤波模块，滤波示意如下所示：




图 26-2 LVD 滤波输出

26.4 迟滞功能

LVD 内置的电压比较器具有迟滞功能，其输出信号会等到输入信号高于或低于阈值电压 20mV 后才发生翻转。迟滞功能可以增强芯片的抗干扰能力，如下图所示：




图 26-3 LVD 迟滞响应

26.5 配置示例

26.5.1 LVD 配置为低电压复位

在本模式下，监测电压低于阈值电压时复位 MCU。

配置方法如下所示：

Step1: 配置 LVD_CR.Source_sel，选择待监测的电压来源。

Step2: 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。

Step3: 配置 LVD_CR.Debounce_time，选择 LVD 滤波时间。

Step4: 配置 LVD_CR.FLTEN，使能 LVD 滤波。

Step5: 设置 LVD_CR.HTEN 为 1，选择高电平触发 LVD 动作。

Step6: 设置 LVD_CR.ACT 为 1，选择 LVD 动作为复位。

Step7: 设置 LVD_CR.LVDEN 为 1，使能 LVD。

26.5.2 LVD 配置为电压变化中断

在本模式下，监测电压高于或低于阈值电压时产生中断。

配置方法如下所示：

Step1: 配置 LVD_CR.Source_sel，选择待监测的电压来源。

Step2: 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。

Step3: 配置 LVD_CR.Debounce_time，选择 LVD 滤波时间。

Step4: 配置 LVD_CR.FLTEN，使能 LVD 滤波。

Step5: 设置 LVD_CR.RTEN 和 LVD_CR.FTEN 为 1，选择电平变化触发 LVD 动作。

Step6: 设置 LVD_CR.ACT 为 0，选择 LVD 动作为中断。

Step7: 设置 LVD_CR.IE 为 1，使能 LVD 中断。

Step8: 使能 NVIC 中断向量表中的 LVD 中断。

Step9: 设置 LVD_CR.LVDEN 为 1，使能 LVD。

Step10: 在 LVD 的中断服务程序中执行用户需要进行的操作；退出中断服务程序前向 LVD_IFR 写入 0x00 以清除中断标志。

26.6 LVD 寄存器

基地址 0x40002400

寄存器	偏移地址	描述
LVD_CR	0x028	LVD 配置寄存器
LVD_IFR	0x02C	LVD 中断标志寄存器

表 26-1 LVD 寄存器

26.6.1 LVD 配置寄存器 (LVD_CR)

偏移地址 0x028

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	HTEN	RTEN	FTEN	Debounce_time			FLTE N	VTDS			Source_sel	ACT	LVDE N		
RW	RW	RW	RW	RW			RW	RW			RW	RW	RW		

位	标记	功能描述
31:16	Reserved	保留
15	IE	LVD中断使能 1: 使能; 0: 禁止。
14	HTEN	高电平触发使能 (被监测电压低于阈值电压) 1: 使能; 0: 禁止。
13	RTEN	上升沿触发使能 (被监测电压从高于阈值电压变为低于阈值电压) 1: 使能; 0: 禁止。
12	FTEN	下降沿触发使能 (被监测电压从低于阈值电压变为高于阈值电压) 1: 使能; 0: 禁止。
11:9	Debounce_time	数字滤波时间配置 111: 滤波时间大约为28.8ms 110: 滤波时间大约为7.2ms 101: 滤波时间大约为1.8ms 100: 滤波时间大约为450us

		<p>011: 滤波时间大约为112us 010: 滤波时间大约为28us 001: 滤波时间大约为14us 000: 滤波时间大约为7us 注: 滤波时间仅在FLTEN为1时有效。</p>
8	FLTEN	<p>数字滤波使能配置 1: 使能数字滤波 0: 禁止数字滤波</p>
7:4	VTDS	<p>LVD 监测电压选择 1111: 3.3V 1110: 3.2V 1101: 3.1V 1100: 3.0V 1011: 2.9V 1010: 2.8V 1001: 2.7V 1000: 2.6V 0111: 2.5V 0110: 2.4V 0101: 2.3V 0100: 2.2V 0011: 2.1V 0010: 2.0V 0001: 1.9V 0000: 1.8V</p>
3:2	Source_sel	<p>LVD 监测来源选择 11: PB07端口输入电压 10: PB08端口输入电压 01: PC13端口输入电压 00: AVCC 电源电压</p>
1	ACT	<p>LVD触发动作选择 1: 系统复位 0: NVIC中断</p>
0	LVDEN	<p>LVD使能控制 1: 使能LVD 0: 禁止LVD</p>

26.6.2 LVD 中断寄存器 (LVD_IFR)

偏移地址 0x02C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														LVD_ Filter	INTF
														RO	RW0

位	标记	功能描述
31:2	Reserved	保留
1	LVD_Filter	LVD Filter 后的状态
0	INTF	LVD中断标志： 1: 发生LVD中断； 0: 未发生中断； 写0清除中断标志，写1无效。

27 运算放大器（OPA）

OPA 模块可以灵活配置，适用于简易滤波器和 Buffer 应用。内部的三个运放可以配置为反向、同向具有不同增益的组合运放，也可以使用外部电阻进行级联。OPA 的输入范围是 0V 到 AVCC，输出范围是 0.1V 到 AVCC-0.1V。


27.1 OPA 特性

- 三个独立配置运放
- OPA 的输入范围是 0 到 AVCC，输出范围是 0.1 到 AVCC-0.1 可编程增益
- OPA 通过外部电阻连接可配置为仪表放大器
- 可配置为以下模式
 - 通用运放模式（general purpose OPA）
 - 电压跟随器
 - 反相输入 PGA
 - 同相输入 PGA
 - 级联反相 PGA
 - 级联同相 PGA
 - 两个运放的差分运放

27.2 OPA 功能描述

三个 OPA 通过寄存器选择可以配置为各种不同的 PGA 模式，也可以配置为用户使用外部元件的运放功能。运放的输出可以作为 ADC 的通道输入。OPA0 的输出连接到 ADC 的通道 24，OPA1 的输出连接到 ADC 的通道 25，OPA2 的输出连接到 ADC 的通道 26。OPA 的输入输出也可以连接到端口上。

如果使用 OPA(PGA/运放)，需要三个同时使能。



27.2.1 PGA 功能

MODE 设置为 0 为 PGA 功能，内部选择网络可以选择 OPA 的输入、OPA 的输出，CR.POSSEL 选择正端输入。CR.NEGSEL 选择负端输入，正负端输入可以选择其他 OPA 的输出，端口或者电阻网络。反馈可以设置为单位增益或者电阻网络配置增益。OPA 的输出可以连接其他 OPA 的输入或者电阻网络。使用内部 PGA 时，选择内部环路，POEN 在工作状态必须是开关打开状态（调试时可以通过 POEN 将内部 PGA 的输出到端口，这样有可能影响 OPA 的负载状态，从而影响 OPA 的工作）。

27.2.2 运放功能

MODE 设置为 1 为运放功能，使用外部电阻组成闭环放大系统，选择外部电阻网络组成的环路，UBUF_SEL,RESSEL 设置为 0 为开关打开状态。POEN 开关闭合可将 OPA 输出送入 ADC 模块。

27.3 配置

PGA配置	单位增益PGA	正向输入PGA	反向输入PGA	级联反向PGA	级联正向PGA	两运放差分PGA	通用运放	关闭状态
OPA0_POS_SEL	11	11	11	11	11	11	11	00
OPA1_POS_SEL	11	11	11	11	10	11	11	00
OPA2_POS_SEL	11	11	11	11	10	11	11	00
OPA0_NEG_SEL	00	01	01	01	01	00	11	01
OPA1_NEG_SEL	00	01	01	01	01	01	11	01
OPA2_NEG_SEL	00	01	01	01	01	01	11	01
OPA0_RESMINMUX	00	00	10	10	00	00	00	00
OPA1_RESMINMUX	00	00	10	01	00	01	00	00
OPA2_RESMINMUX	00	00	10	01	00	00	00	00
OPA0_UBUF_SEL	1	0	0	0	0	1	0	0
OPA1_UBUF_SEL	1	0	0	0	0	0	0	0
OPA2_UBUF_SEL	1	0	0	0	0	0	0	0
OPA0_RES_SEL	0	1	1	1	1	1	0	0
OPA1_RES_SEL	0	1	1	1	1	1	0	0
OPA2_RES_SEL	0	1	1	1	1	0	0	0
OPA0_EN	1	1	1	1	1	1	1	0
OPA1_EN	1	1	1	1	1	1	1	0
OPA2_EN	1	1	1	1	1	1	1	0
OPA0_OUT_SEL	0	0	0	0	0	0	1	0
OPA1_OUT_SEL	0	0	0	0	0	0	1	0
OPA2_OUT_SEL	0	0	0	0	0	0	1	0


27.3.1 PGA 增益

PGA 的增益由控制寄存器的 PGAGAIN 决定。

PGAGAIN	Gain(invert)	Gain (non-invert)
000	14	16
001	7	8
010	13/3	16/3
011	3	4
100	5/3	8/3
101	1	2
110	1/3	4/3
111	11/5	16/5

27.3.2 单位增益 PGA


这种模式下配置为 OPA 的负端输入与 OPA 的输出连通。用于单位增益的电压跟随器。



配置	POSSEL	NEGSEL	RESMINMUX	UBUFSEL	RESSEL	EN	OUT_SEL
单位增益	11	00	00	1	0	1	0

27.3.3 正向输入 PGA


三个 OPA 都配置为这种模式，增益有 OPx_CR.PGAGAIN 决定。



配置	POSSEL	NEGSEL	RESMINMUX	UBUFSEL	RESSEL	EN	OUT_SEL
正向输入 PGA	11	01	00	0	1	1	0

27.3.4 反向输入 PGA


三个 OPA 都配置为这种模式，增益有 OPx_CR.PGAGAIN 决定。



配置	POSSEL	NEGSEL	RESMINMUX	UBUFSEL	RESSEL	EN	OUT_SEL
反向输入 PGA	11	01	10	0	1	1	0

27.3.5 级联反向输入 PGA


配置如下，PGA 的增益由三个 OPA 的 PGAGAIN 共同决定。这种模式下 PGAGAIN 不支持 7 和 14 的增益。



PGA配置	级联反向PGA
OPA0_POS_SEL	11
OPA1_POS_SEL	11
OPA2_POS_SEL	11
OPA0_NEG_SEL	01
OPA1_NEG_SEL	01
OPA2_NEG_SEL	01
OPA0_RESMINMUX	10
OPA1_RESMINMUX	01
OPA2_RESMINMUX	01
OPA0_UBUF_SEL	0
OPA1_UBUF_SEL	0
OPA2_UBUF_SEL	0
OPA0_RES_SEL	1
OPA1_RES_SEL	1
OPA2_RES_SEL	1
OPA0_EN	1
OPA1_EN	1
OPA2_EN	1
OPA0_OUT_SEL	0
OPA1_OUT_SEL	0
OPA2_OUT_SEL	0

27.3.6 级联正向输入 PGA


配置如下，PGA 的增益由三个 OPA 的 PGAGAIN 共同决定。



PGA配置	级联正向PGA
OPA0_POS_SEL	11
OPA1_POS_SEL	10
OPA2_POS_SEL	10
OPA0_NEG_SEL	01
OPA1_NEG_SEL	01
OPA2_NEG_SEL	01
OPA0_RESMINMUX	00
OPA1_RESMINMUX	00
OPA2_RESMINMUX	00
OPA0_UBUF_SEL	0
OPA1_UBUF_SEL	0
OPA2_UBUF_SEL	0
OPA0_RES_SEL	1
OPA1_RES_SEL	1
OPA2_RES_SEL	1
OPA0_EN	1
OPA1_EN	1
OPA2_EN	1
OPA0_OUT_SEL	0
OPA1_OUT_SEL	0
OPA2_OUT_SEL	0

27.3.7 两运放差分 PGA

两运放差分 PGA 配置如下，PGA 的增益有 OPA1_CR.PGAGAIN 决定，两运放差分只支持 OPA0、OPA1 两个 OPA 的连接。



PGA配置	两运放差分PGA
OPA0_POS_SEL	11
OPA1_POS_SEL	11
OPA2_POS_SEL	00
OPA0_NEG_SEL	00
OPA1_NEG_SEL	01
OPA2_NEG_SEL	01
OPA0_RESMINMUX	00
OPA1_RESMINMUX	01
OPA2_RESMINMUX	00
OPA0_UBUF_SEL	1
OPA1_UBUF_SEL	0
OPA2_UBUF_SEL	0
OPA0_RES_SEL	1
OPA1_RES_SEL	1
OPA2_RES_SEL	0
OPA0_EN	1
OPA1_EN	1
OPA2_EN	0
OPA0_OUT_SEL	0
OPA1_OUT_SEL	0
OPA2_OUT_SEL	0

27.3.8 通用运放配置

需要使能相应的 OPA 的 MODE 选择 OPA 的运放功能, 根据需要使能 OPA_CRx.POEN 连通运放输出是否连接到内部 ADC 输入。

配置	通用运放
OPA0_POS_SEL	11
OPA1_POS_SEL	11
OPA2_POS_SEL	11
OPA0_NEG_SEL	11
OPA1_NEG_SEL	11
OPA2_NEG_SEL	11
OPA0_RESMINMUX	00
OPA1_RESMINMUX	00
OPA2_RESMINMUX	00
OPA0_UBUF_SEL	0
OPA1_UBUF_SEL	0
OPA2_UBUF_SEL	0
OPA0_RES_SEL	0
OPA1_RES_SEL	0
OPA2_RES_SEL	0
OPA0_EN	1
OPA1_EN	1
OPA2_EN	1
OPA0_OUT_SEL	1
OPA1_OUT_SEL	1
OPA2_OUT_SEL	1

27.4 OPA 寄存器

基地址 0x40002400

寄存器	偏移地址	描述
OPA_CR0	0x030	OP0 控制寄存器
OPA_CR1	0x034	OP1 控制寄存器
OPA_CR2	0x038	OP2 控制寄存器

表 27-1 OPA 寄存器

27.4.1 OPA 配置寄存器 (OPA_CR0)

偏移地址 0x030

复位值 0x00000120

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														RESMINMUX	
														RW	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POEN	PGAGAIN		POSSEL	NEGSEL	BIASSEL			RESSEL	UBUFSEL	MODE	Reserved	EN			
RW	RW		RW	RW	RW			RW	RW	RW		RW			

位	标记	功能描述																											
31:18	Reserved	保留																											
17:16	RESINMUX	OPA反向输入选择, 根据配置表选择PGA功能																											
15	POEN	使能OPA IO端口与内部连接控制。 运放功能时, OPA的输出连接到内部ADC; PGA功能时, PGA输出连接到端口 1:连通; 0:断开																											
14:12	PGAGAIN	增益选择 <table border="1" style="margin-left: 20px; border-collapse: collapse; width: 100%;"> <thead> <tr> <th></th><th>Gain(invert)</th><th>Gain (non-invert)</th></tr> </thead> <tbody> <tr><td>000</td><td>14</td><td>16</td></tr> <tr><td>001</td><td>7</td><td>8</td></tr> <tr><td>010</td><td>13/3</td><td>16/3</td></tr> <tr><td>011</td><td>3</td><td>4</td></tr> <tr><td>100</td><td>5/3</td><td>8/3</td></tr> <tr><td>101</td><td>1</td><td>2</td></tr> <tr><td>110</td><td>1/3</td><td>4/3</td></tr> <tr><td>111</td><td>11/5</td><td>16/5</td></tr> </tbody> </table>		Gain(invert)	Gain (non-invert)	000	14	16	001	7	8	010	13/3	16/3	011	3	4	100	5/3	8/3	101	1	2	110	1/3	4/3	111	11/5	16/5
	Gain(invert)	Gain (non-invert)																											
000	14	16																											
001	7	8																											
010	13/3	16/3																											
011	3	4																											
100	5/3	8/3																											
101	1	2																											
110	1/3	4/3																											
111	11/5	16/5																											
11:10	POSSEL	OPA正输入选择, 根据配置表选择PGA功能																											
9:8	NEGSEL	OPA负输入选择, 根据配置表选择PGA功能																											
7:5	BIASSEL	OPA偏置电流选择																											
4	RESSEL	电阻网络到OPA输出选择, 根据配置表选择PGA功能 0: 断开; 1: 连通																											
3	UBUFSEL	单位增益buffer选择, 根据配置表选择PGA功能																											
2	MODE	工作模式选择 0:内部PGA模式 1:外部运放模式																											
1	Reserved	保留																											

0	EN	OPA使能（另外两个OPA必须同时使能）
---	----	----------------------

27.4.2 OPA 配置寄存器 (OPA_CR1)

偏移地址 0x034

复位值 0x00000120

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														RESMINMUX	
														RW	

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POEN	PGAGAIN	POSSEL	NEGSEL	BIASSEL			RESSEL	UBUFSEL	MODE	Reserved	EN				
RW	RW	RW	RW	RW			RW	RW	RW		RW				

位	标记	功能描述																											
31:18	Reserved	保留																											
17:16	RESINMUX	OPA反向输入选择, 根据配置表选择PGA功能																											
15	POEN	使能OPA IO端口与内部连接控制。 运放功能时, OPA的输出连接到内部ADC; PGA功能时, PGA输出连接到端口 1:连通; 0:断开																											
14:12	PGAGAIN	增益选择 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th></th><th>Gain (invert)</th><th>Gain (non-invert)</th></tr> </thead> <tbody> <tr><td>000</td><td>14</td><td>16</td></tr> <tr><td>001</td><td>7</td><td>8</td></tr> <tr><td>010</td><td>13/3</td><td>16/3</td></tr> <tr><td>011</td><td>3</td><td>4</td></tr> <tr><td>100</td><td>5/3</td><td>8/3</td></tr> <tr><td>101</td><td>1</td><td>2</td></tr> <tr><td>110</td><td>1/3</td><td>4/3</td></tr> <tr><td>111</td><td>11/5</td><td>16/5</td></tr> </tbody> </table>		Gain (invert)	Gain (non-invert)	000	14	16	001	7	8	010	13/3	16/3	011	3	4	100	5/3	8/3	101	1	2	110	1/3	4/3	111	11/5	16/5
	Gain (invert)	Gain (non-invert)																											
000	14	16																											
001	7	8																											
010	13/3	16/3																											
011	3	4																											
100	5/3	8/3																											
101	1	2																											
110	1/3	4/3																											
111	11/5	16/5																											
11:10	POSSEL	正输入选择, 根据配置表选择PGA功能																											
9:8	NEGSEL	负输入选择, 根据配置表选择PGA功能																											
7:5	BIASSEL	OPA偏置电流选择																											
4	RESSEL	电阻网络到OPA输出选择, 根据配置表选择PGA功能 0: 断开; 1: 连通																											
3	UBUFSEL	单位增益buffer选择, 根据配置表选择PGA功能																											
2	MODE	工作模式选择 0:内部PGA模式 1:外部运放模式																											
1	Reserved	保留																											

0	EN	OPA使能（另外两个OPA必须同时使能）
---	----	----------------------

27.4.3 OPA 配置寄存器 (OPA_CR2)

偏移地址 0x038

复位值 0x00000120

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved														RESMINMUX	
RW															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POEN	PGAGAIN		POSSEL	NEGSEL	BIASSEL			RESSEL	UBUFSEL	MODE	Reserved	EN			
RW	RW		RW	RW	RW			RW	RW	RW		RW			

位	标记	功能描述																											
31:18	Reserved	保留																											
17:16	RESINMUX	OPA反向输入选择, 根据配置表选择PGA功能																											
15	POEN	使能OPA IO端口与内部连接控制。 运放功能时, OPA的输出连接到内部ADC; PGA功能时, PGA输出连接到端口 1:连通; 0:断开																											
14:12	PGAGAIN	增益选择 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th></th><th>Gain(invert)</th><th>Gain (non-invert)</th></tr> </thead> <tbody> <tr><td>000</td><td>14</td><td>16</td></tr> <tr><td>001</td><td>7</td><td>8</td></tr> <tr><td>010</td><td>13/3</td><td>16/3</td></tr> <tr><td>011</td><td>3</td><td>4</td></tr> <tr><td>100</td><td>5/3</td><td>8/3</td></tr> <tr><td>101</td><td>1</td><td>2</td></tr> <tr><td>110</td><td>1/3</td><td>4/3</td></tr> <tr><td>111</td><td>11/5</td><td>16/5</td></tr> </tbody> </table>		Gain(invert)	Gain (non-invert)	000	14	16	001	7	8	010	13/3	16/3	011	3	4	100	5/3	8/3	101	1	2	110	1/3	4/3	111	11/5	16/5
	Gain(invert)	Gain (non-invert)																											
000	14	16																											
001	7	8																											
010	13/3	16/3																											
011	3	4																											
100	5/3	8/3																											
101	1	2																											
110	1/3	4/3																											
111	11/5	16/5																											
11:10	POSSEL	正输入选择, 根据配置表选择PGA功能																											
9:8	NEGSEL	负输入选择, 根据配置表选择PGA功能																											
7:5	BIASSEL	OPA偏置电流选择																											
4	RESSEL	电阻网络到OPA输出选择, 根据配置表选择PGA功能 0: 断开; 1: 连通																											
3	UBUFSEL	单位增益buffer选择, 根据配置表选择PGA功能																											
2	MODE	工作模式选择 0:内部PGA模式 1:外部运放模式																											
1	Reserved	保留																											

0	EN	OPA使能（另外两个OPA必须同时使能）
---	----	----------------------

28 模拟其它寄存器

基地址 0x40002400

寄存器	偏移地址	描述
BGR_CR	0x000	BGR 控制寄存器

28.1.1 BGR 配置寄存器 (BGR_CR)

偏移地址 0x000

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	Reserved			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reserved		TS_	BGR
														EN	_EN				
														RW	RW				

位	标记	功能描述
31:2	Reserved	保留
1	TS_EN	内置温度传感器使能控制 1: 使能内部温度传感器 0: 禁止内部温度传感器 注意: 温度传感器使能 20us 后, 才能输出稳定信号。
0	BGR_EN	BGR 使能控制 1: 使能 BGR 0: 禁止 BGR 注意: 1) PERI_CLKEN.ADC 为 1 时, 才可以操作此寄存器。 2) BGR 使能 20us 后, 才能输出稳定的高精度参考电压。BGR 稳定后才可以被其它模块使用, 故用户操作中应加入等待 BGR 稳定的步骤。 3) 当使用 ADC,OPA 时, 必须使能 BGR。 4) 当使用 VC 时, 需根据 VC 寄存器的配置决定是否使能 BGR。

29 SWD 调试接口

HC32F030 系列使用 ARM Cortex-M0+内核，该内核具有硬件调试模块 SWD，支持复杂的调试操作。硬件调试模块允许内核在取指(指令断点)或访问数据(数据断点)时停止。内核停止时，内核的内部状态和系统的外部状态都可以在 IDE 中进行查询。完成查询后，内核和外设可以被复原，程序将继续执行。当 HC32F030 微控制器连接到调试器并开始调试时，调试器将使用内核的硬件调试模块进行调试操作。

注意：

- SWD 在 DeepSleep 模式下不能工作，请在 Active 和 Sleep 模式下进行调试操作。

29.1 SWD 调试附加功能

本产品使用了 ARM Cortex-M0+ CPU，该内核包含用于高级调试功能的硬件扩展，因此本产品所拥有的调试功能与 Cortex-M0+一致。调试扩展允许内核可以在取指（指令断点）或取访问数据（数据断点）时停止内核。内核停止时，可以查询内核的内部状态和系统的外部状态。查询完成后，将恢复内核和系统并恢复程序执行。

当调试主机与 MCU 相连并进行调试时，将使用调试功能。




图 29-1 调试支持框图

Cortex®-M0+ 内核中内置的调试功能是 ARM® CoreSight 设计套件的一部分。

ARM® Cortex®-M0+内核提供集成片上调试支持。它包括：

- SW-DP：串行线
- BPU：断点单元
- DWT：数据观察点触发

注：

- 有关 ARM® Cortex®-M0+ 内核支持的调试功能的详细信息，请参见 Cortex®-M0+ 技术参考手册。

29.2 ARM® 参考文档

- Cortex®-M0+技术参考手册 (TRM)
可从 www.infocenter.arm.com 获取
- ARM® 调试接口 V5
- ARM® CoreSight 设计套件版本 r1p1 技术参考手册

29.3 调试端口引脚

29.3.1 SWD 端口引脚

HC32F030 的 SWD 接口，需要用到 2 个引脚，如下表所示。

SWD 端口名称	调试功能	引脚分配
SWCLK	串行时钟	PA14
SWDIO	串行数据输入/输出	PA13

29.3.2 SW-DP 引脚分配

如果烧录程序时使能了【加密芯片】选项，则上电后 SWD 调试功能被禁止。如果烧录程序时没有使能【加密芯片】选项，则上电后 PA13/PA14 引脚均被初始化为可被调试器使用的专用引脚。用户可设置 SYSCTRL1 .SWD_USE_IO 寄存器来禁止 SWD 引脚的调试功能，SWD 引脚将被释放以用作普通 GPIO。SWD 引脚的配置与功能小结如下表所示：

【加密芯片】选项	SWD_USE_IO 配置	PA13/PA14 功能
加密	0	NA
加密	1	GPIO
不加密	0	SWD
不加密	1	GPIO

29.3.3 SWD 引脚上的内部上拉

用户软件释放 SW I/O 后，GPIO 控制器便会控制这些引脚。GPIO 控制寄存器的复位状态会将 I/O 置于等效的状态：

- SWDIO：输入上拉
- SWCLK：输入上拉

由于内置上拉和下拉电阻，因此无需添加外部电阻。

29.4 SWD 端口

29.4.1 SWD 协议简介

此同步串行协议使用两个引脚：

- SWCLK：从主机到目标的时钟
- SWDIO：双向

利用该协议，可以同时读取和写入两组寄存器组（DPACC 寄存器组和 APACC 寄存器组）。传输数据时，LSB 在前。

对于 SWDIO 双向管理，必须在电路板上对线路进行上拉（ARM® 建议采用 100 K）。这些上拉电阻可在内部配置。无需外部上拉电阻。

每次在协议中更改 SWDIO 的方向时，都会插入转换时间，此时线路即不受主机驱动也不受目标驱动。默认情况下，此转换时间为一位时间，但可以通过配置 SWCLK 频率来调整。

29.4.2 SWD 协议序列

每个序列包括三个阶段：

1. 主机发送的数据包请求（8 位）
2. 目标发送的确认响应（3 位）
3. 主机或目标发送的数据传输阶段（33 位）

位	名称	说明
0	启动	必须为1
1	APnDP	0: DP 访问; 1: AP 访问
2	RnW	0: 写请求; 1: 读请求
4:3	A[3:2]	DP 或 AP 寄存器的地址字段
5	奇偶校验	前面几位的单位奇偶校验
6	停止	0
7	驻留	不受主机驱动。由于存在上拉，因此必须由目标读为 1

有关 DPACC 和 APACC 寄存器的详细说明，请参见 Cortex®-M0+ TRM。

数据包请求后面始终为转换时间（默认 1 位），此时主机和目标都不会驱动。

位	名称	说明
0	ACK	001: FAULT

		010: WAIT 100: OK
--	--	----------------------

仅当发生 READ 事务或者接收到 WAIT 或 FAULT 确认时，ACK 响应后才必须是转换时间。

位	名称	说明
0:31	WDATA 或RDATA	写入或读取数据
32	奇偶校验	32 个数据位的单奇偶校验

仅当发生 READ 事务时，DATA 传输后才必须是转换时间。

29.4.3 SW-DP 状态机（复位、空闲状态、ID 代码）

SW-DP 的状态机有一个用于标识 SW-DP 的内部 ID 代码。该代码符合 JEP-106 标准。此 ID 代码是默认的 ARM® 代码，设置为 **0x0BB11477**（相当于 Cortex®-M0+）。

注意：

- 在目标读取此 ID 代码前，SW-DP 状态机是不工作的。
- 在上电复位后或者线路处于高电平超过 50 个周期后，SW-DP 状态机处于复位状态。
- 如果在复位状态后线路处于低电平至少两个周期，SW-DP 状态机处于空闲状态。
- 复位状态后，该状态机必须首先进入空闲状态，然后对 DP-SW ID CODE 寄存器执行读访问。否则，目标将在另一个事务上发出 FAULT 确认响应。

有关 SW-DP 状态机的更多详细信息，请参见 Cortex®-M0+ TRM 和 CoreSight 设计套件 r1p0TRM。

29.4.4 DP 和 AP 读/写访问

- 不延迟对 DP 的读访问：可以立即发送目标响应（如果 ACK=OK），也可以延迟发送目标响应（如果 ACK=WAIT）。
- 延迟对 AP 的读访问。这意味着会在下次传输时返回访问结果。如果要执行的下次访问不是 AP 访问，则必须读取 DP-RDBUFF 寄存器来获取结果。
- 每次进行 AP 读访问或 RDBUFF 读请求时都会更新 DP-CTRL/STAT 寄存器的 READOK 标志，以便了解 AP 读访问是否成功。
- SW-DP 有写缓冲区（用于 DP 或 AP 写入），这样即使在其它操作仍未完成时，

也可以接受写入操作。如果写缓冲区已满，则目标确认响应为 WAIT。但 IDCODE 读取、CTRL/STAT 读取或 ABORT 写入除外，这几项操作在写缓冲区已满时也会被接受。

- 由于存在异步时钟域 SWCLK 和 HCLK，因此写操作后（奇偶校验位后）还需要两个额外的 SWCLK 周期，以使写入操作在内部生效。应在将线路驱动为低电平时（空闲状态）应用这些周期。

在写 CTRL/STAT 寄存器以提出一个上电请求时，这一点特别重要。否则下一个操作（在内核上电后才有效的操作）会立即执行，这将导致失败。

29.4.5 SW-DP 寄存器

当 APnDP=0 时能够访问这些寄存器

A[3:2]	RW	SELECT 寄存器的 CTRLSEL 位	寄存器	注释
00	读取		IDCODE	制造商代码设置为 Cortex®-M0+ 的默认 ARM® 代码。 0x0BB11477 （标识 SW-DP）
00	写		ABORT	
01	读/写	0	DP-CTRL/STAT	目的： – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
01	读/写	1	WIRE CONTROL	用于配置物理串行端口协议（如转换时间的持续时间）
10	读取		READ RESEND	允许从已损坏的调试软件传输中恢复读取数据，无需重复执行原始 AP 传输。
10	写		SELECT	用于选择当前访问端口和活动的 4 字寄存器窗口
11	读/写		READ BUFFER	由于已发出 AP 访问，因此该读缓冲区非常有用（在执行下个 AP 事务时提供读取 AP 请求的结果）。此读取缓冲区捕获 AP 中的数据，显示为

前一次读取的结果，无需启动新操作。

29.4.6 SW-AP 寄存器

当 APnDP=1 时能够访问这些寄存器。

有多个 AP 寄存器，这些寄存器按以下组合进行寻址：

- 移位值 A[3:2]
- DP SELECT 寄存器的当前值

地址	A[3:2] 值	说明
0x0	00	保留，必须保持复位值。
0x4	01	DP CTRL/STAT 寄存器。用于： <ul style="list-style-type: none"> – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
0x8	10	DP SELECT 寄存器：用于选择当前访问端口和活动的 4 字寄存器窗口。 <ul style="list-style-type: none"> – 位 31:24: APSEL：选择当前 AP (select the current AP) – 位 23:8: 保留 – 位 7:4: APBANKSEL：在当前 AP 上选择活动的 4 字寄存器窗口 – 位 3:0: 保留
0xC	11	DP RDBUFF 寄存器：用于通过调试器在执行一系列操作后获取最后结果

29.5 内核调试

通过内核调试寄存器调试内核。通过调试访问端口调试访问这些寄存器。它由四个寄存器组成：

寄存器	说明
DHCSR	32 位调试停止控制和状态寄存器 此寄存器提供有关处理器状态的信息，能够使内核进入调试停止状态并提供处理器步进功能。
DCRSR	17 位调试内核寄存器选择器寄存器： 此寄存器选择需要进行读写操作的处理器寄存器。
DCRDR	32 位调试内核寄存器数据寄存器： 此寄存器保存在寄存器与 DCRSR（选择器）寄存器选择的处理器之间读取和写入的数据。
DEMCR	32 位调试异常和监视控制寄存器： 此寄存器提供向量捕获和调试监视控制。

这些寄存器在系统复位时不复位。它们只能通过上电复位来复位。有关更多详细信息，请参见 Cortex®-M0+ TRM。

为了在复位后立即使内核进入调试停止状态，必须：

- 使能调试和异常监视控制寄存器的位 0 (VC_CORRESET)
- 使能调试停止控制和状态寄存器的位 0 (C_DEBUGEN)

29.6 BPU（断点单元）

Cortex®-M0+ BPU 实现提供四个断点寄存器。

29.6.1 BPU 功能

处理器断点实现了基于 PC 的断点功能。

有关 BPU CoreSight 标识寄存器及其地址和访问类型的更多信息，请参见 ARMv6-M ARM®和 ARM® CoreSight 组件技术参考手册。

29.7 DWT（数据观察点）

Cortex®-M0+ DWT 实现提供了两个观察点寄存器组。

29.7.1 DWT 功能

处理器观察点实现了数据地址和基于 PC 的观察点功能（即 PC 采样寄存器），并支持比较器地址掩码，如 ARMv6-M ARM® 中所述。

29.7.2 DWT 程序计数器采样寄存器

实现数据观察点单元的处理器还实现了 ARMv6-M 可选 DWT 程序计数器采样寄存器(DWT_PCSR)。此寄存器允许调试程序定期采样 PC，无需停止处理器。这可提供粗略分析。有关更多信息，请参见 ARMv6-M ARM®。

Cortex®-M0+ DWT_PCSR 记录通过条件代码和指令以及未通过条件代码的指令。

29.8 MCU 调试组件 (DBG)

MCU 调试组件帮助调试器为以下各项提供支持：

- 低功耗模式
- 断点期间的定时器、看门狗的时钟控制

29.8.1 对低功耗模式的调试支持

要进入低功耗模式，必须执行指令 WFI 或 WFE。

MCU 支持多个低功耗模式，这些模式可以禁止 CPU 时钟或降低 CPU 功耗。

内核不允许在调试会话期间关闭 FCLK 或 HCLK。由于调试期间需要使用它们进行调试连接，因此其必须保持激活状态。MCU 集成了特殊方法，允许用户在低功耗模式下调试软件。

29.8.2 对定时器、看门狗的调试支持

断点期间，必须选择定时器和看门狗的计数器的行为方式：

- 在产生断点时，计数器继续计数。例如，当 PWM 控制电机时，通常需要这种方式。
- 在产生断点时，计数器停止计数。用于看门狗时需要这种方式。

29.9 调试模式模块工作状态控制 (DEBUG_ACTIVE)

复位值 0x0000FFF(仅在 SWD 调试模式下, 此寄存器设置才起作用)

偏移地址: 0x038

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TIM3	Res.	WDT	PCA	TIM6	TIM5	TIM4	Res.	TIM2	TIM1	TIM0	
				RW		RW	RW	RW	RW	RW		RW	RW	RW	

位	标记	功能描述
31:12	Reserved	保留
11	TIM3	调试时, Timer3 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer3 计数功能 0: 在 SWD 调试界面下, Timer3 正常计数功能
10:9	Reserved	保留
8	WDT	调试时, WDT 计数功能配置 1: 在 SWD 调试界面下, 暂停 WDT 计数功能 0: 在 SWD 调试界面下, WDT 正常计数功能
7	PCA	调试时, PCA 计数功能配置 1: 在 SWD 调试界面下, 暂停 PCA 计数功能 0: 在 SWD 调试界面下, PCA 正常计数功能
6	TIM6	调试时, Timer6 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
5	TIM5	调试时, Timer5 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
4	TIM4	调试时, Timer4 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
3	Reserved	保留
2	TIM2	调试时, Timer2 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
1	TIM1	调试时, Timer1 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
0	TIM0	调试时, Timer0 计数功能配置

		1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
--	--	---

30 电气特性

30.1 测试条件

除非特别说明，所有的电压都以 VSS 为基准。

30.1.1 最小和最大数值

除非特别说明，在生产线上通过对 100%的产品在环境温度 $T_A=25^{\circ}\text{C}$ 和 $T_A=T_{Amax}$ 下执行的测试(T_{Amax} 与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。


在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均 $\pm 3\sigma$)得到。

30.1.2 典型数值

除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{CC}=3.3\text{V}(1.8\text{V} \leq V_{CC} \leq 5.5\text{V}$ 电压范围)。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均 $\pm 2\sigma$)。

30.1.3 典型应用电路图



注意：

- AVCC 与 DVCC 电压必须相同。
- 每组电源都需要一个去耦电容，去耦电容尽量靠近相应电源引脚。

30.2 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

符号	描述	最小值	最大值	单位
VCC - VSS	外部主供电电压(包含AVCC和DVCC) ⁽¹⁾	-0.3	5.5	V
V _{IN}	在其它引脚上的输入电压 ⁽²⁾	VSS-0.3	VCC + 0.3	V
ΔVCC _X	不同供电引脚之间的电压差		50	mV
VSS _X - VSS	不同接地引脚之间的电压差		50	mV
V _{ESD} (HBM)	ESD静电放电电压(人体模型)	参考绝对最大值电气参数		V

表 30-1 电压特性

1. 所有的电源(DVCC,AVCC)和地(DVSS,AVSS)引脚必须始终连接到外部允许范围内的供电系统上。
2. I_{INJ(PIN)}绝对不可以超过它的极限,即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值,也要保证在外部限制 I_{INJ(PIN)}不超过其最大值。当 V_{IN}>VCC 时,有一个正向注入电流;当 V_{IN}<VSS 时,有一个反向注入电流。

符号	描述	最大值 ⁽¹⁾	单位
I _{VCC}	经过DVCC/AVCC电源线的总电流(供应电流) ⁽¹⁾	300	mA
I _{VSS}	经过VSS地线的总电流(流出电流) ⁽¹⁾	300	mA
I _{IO}	任意I/O和控制引脚上的输出灌电流	25	mA
	任意I/O和控制引脚上的输出电流	-25	mA
I _{INJ(PIN)} ⁽²⁾⁽³⁾	RESETB引脚的注入电流	+/-5	mA
	XTH的XTHI引脚和XTL的XTLI引脚的注入电流	+/-5	mA
	其他引脚的注入电流 ⁽⁴⁾	+/-5	mA
∑I _{INJ(PIN)} ⁽²⁾	所有I/O和控制引脚上的总注入电流 ⁽⁴⁾	+/-25	mA

表 30-2 电流特性

1. 所有的电源(DVCC,AVCC)和地(DVSS,AVSS)引脚必须始终连接到外部允许范围内的供电系统上。
2. I_{INJ(PIN)}绝对不可以超过它的极限,即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值,也要保证在外部限制 I_{INJ(PIN)}不超过其最大值。当 V_{IN}>VCC 时,有一个正向注入电流;当 V_{IN}<VSS 时,有一个反向注入电流。
3. 反向注入电流会干扰器件的模拟性能。
4. 当几个 I/O 口同时有注入电流时, ∑I_{INJ(PIN)}的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 ∑I_{INJ(PIN)}最大值的特性。

符号	描述	数值	单位
TSTG	储存温度范围	-60 ~ + 150	°C
TJ	最大结温度	105	°C

表 30-3 温度特性

30.3 工作条件

30.3.1 通用工作条件

符号	参数	条件	最小值	最大值	单位
fHCLK	内部AHB时钟频率		0	48	MHz
fPCLK0	内部APB0时钟频率		0	48	MHz
fPCLK1	内部APB1时钟频率		0	48	MHz
DVCC	数字部分工作电压		1.8	5.5	V
AVCC ⁽¹⁾	模拟部分工作电压	必须与DVCC ⁽²⁾ 相同	1.8	5.5	V
PD	功率耗散 TA=85℃	LQFP64		455	mW
	功率耗散 TA=85℃	LQFP48		364	mW
	功率耗散 TA=85℃	LQFP32		357	mW
	功率耗散 TA=85℃	TSSOP28		283	mW
TA	环境温度	最大功率消耗	-40	85	℃
		低功率消耗 ⁽³⁾	-40	105	℃
TJ	结温度范围		-40	105	℃

表 30-4 通用工作条件

1. 当使用ADC时，参见ADC电气参数。
2. 建议使用相同的电源为DVCC和AVCC供电，在上电和正常操作期间，DVCC和AVCC之间最多允许有300mV的差别。
3. 在较低的功率耗散的状态下，只要TJ不超过T_{Jmax}，T_A可以扩展到这个范围。

30.3.2 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
tVcc	VCC上升速率		0	∞	μs/V
tVcc	VCC下降速率		10	∞	μs/V

表 30-5 上电和掉电的工作条件

30.3.3 内嵌复位和 LVD 模块特性




图 30-1 POR/Brown Out 示意图

1. 设计保证，不在生产中测试。

符号	参数	条件	最小值	典型值	最大值	单位
Vpor	POR 释放电压 (上电过程) BOR 检测电压 (掉电过程)		1.45	1.50	1.65	V

表 30-6 POR/Brown Out

符号	参数	条件	最小值	典型值	最大值	单位
Vex	外部输入电压范围		0		VCC	V
Vlevel	检测阈值	LVD_CR.VTDS=0000	1.7	1.8	1.9	V
		LVD_CR.VTDS =0001	1.8	1.9	2.0	
		LVD_CR.VTDS =0010	1.9	2.0	2.1	
		LVD_CR.VTDS =0011	2.0	2.1	2.2	
		LVD_CR.VTDS =0100	2.1	2.2	2.3	
		LVD_CR.VTDS=0101	2.2	2.3	2.4	
		LVD_CR.VTDS=0110	2.3	2.4	2.5	
		LVD_CR.VTDS=0111	2.4	2.5	2.6	
		LVD_CR.VTDS=1000	2.5	2.6	2.7	
		LVD_CR.VTDS=1001	2.6	2.7	2.8	
		LVD_CR.VTDS=1010	2.7	2.8	2.9	
		LVD_CR.VTDS=1011	2.8	2.9	3.0	
		LVD_CR.VTDS=1100	2.9	3.0	3.1	
		LVD_CR.VTDS=1101	3.0	3.1	3.2	
		LVD_CR.VTDS=1110	3.1	3.2	3.3	
LVD_CR.VTDS=1111	3.2	3.3	3.4			
Icomp	功耗			0.12		uA
Tresponse	响应时间			80		us
Tsetup	建立时间			400		us
Vhyste	迟滞电压			40		mV
Tfilter	滤波时间	LVD_debounce = 000		7		us
		LVD_debounce = 001		14		
		LVD_debounce = 010		28		
		LVD_debounce = 011		112		
		LVD_debounce = 100		450		
		LVD_debounce = 101		1800		
		LVD_debounce = 110		7200		
		LVD_debounce = 111		28800		

表 30-7 LVD 模块特性

30.3.4 内置的参考电压

符号	参数	条件	最小值	典型值	最大值	单位
V_{REF25}	Internal 2.5V Reference Voltage	常温25°C 3.3V	2.475	2.5	2.525	V
V_{REF25}	Internal 2.5V Reference Voltage	-40~85°C; 2.8~5.5V	2.463	2.5	2.525	V ^[1]
V_{REF15}	Internal 1.5V Reference Voltage	常温25°C 3.3V	1.485	1.5	1.515	V
V_{REF15}	Internal 1.5V Reference Voltage	-40 ~85°C; 1.8~5.5V	1.477	1.5	1.519	V ^[1]
T_{Coeff}	Internal 2.5V 1.5V temperature coefficient	-40~85°C			120	ppm/°C

1.数据基于考核结果，不在生产中测试。

30.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——VCC 或 VSS(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 fHCLK 的频率(0~24MHz 时为 0 个等待周期，24~48MHz 时为 1 个等待周期)。
- 当开启外设时：fPCLK0 = fHCLK，fPCLK1 = fHCLK。

Symbol	Parameter	Conditions			Typ ⁽¹⁾	Max ⁽²⁾	Unit			
I_{DD} (Run in RAM)	All peripherals clock ON, Run while(1) in RAM	VCAP=1.5V VCC=3.3V TA=2xC	RCH clock source	4M	655		uA			
				8M	1290					
				16M	2470					
				22.12M	3500					
				24M	3790					
			PLL RCH4M to xxM clock source	32M	5090					
				48M	7580					
			All peripherals clock OFF, Run while(1) in RAM	VCAP=1.5V VCC=3.3V TA=2xC	RCH clock source	4M		270		uA
						8M		510		
16M	950									

				22.12M	1320					
				24M	1420					
			PLL RCH4M to xxM clock source	32M	1980					
				48M	2920					
I _{DD} (Run CoreMark)	All peripherals clock OFF, Run CoreMark in Flash	VCAP=1.5V V _{CC} =3.3V T _A =2xC	RCH clock source	4M	735		uA			
				8M	1415					
				16M	2643					
				22.12M	3573					
			24M	3808						
			PLL RCH4M to xxM	48M FlashWait=1	5815					
I _{DD} (Run mode)	All peripherals clock ON, Run while(1) in Flash	VCAP=1.5V V _{CC} =1.8-5.5V T _A =N40C-85C	RCH clock source	4M	1000	1300	uA			
				8M	1910	2420				
				16M	3650	4590				
				22.12M	5080	6330				
				24M	5440	6820				
					PLL RCH4M to xxM clock source	16M	3960	4850	uA	
						24M	5700	7000		
						32M FlashWait=1	6600	7480		
						40M FlashWait=1	8140	9190		
						48M FlashWait=1	9550	10860		
			VCAP=1.5V V _{CC} =1.8-5.5V T _A =N40C-85C	PLL RCH8M to xxM clock source	16M	4030	4940	uA		
						24M	5780		7060	
						32M FlashWait=1	6670		7560	
						40M FlashWait=1	8240		9340	
						48M FlashWait=1	9630		10970	
		All peripherals clock OFF, Run while(1) in Flash	VCAP=1.5V V _{CC} =1.8-5.5V T _A =N40C-85C	RCH clock source	4M	610	875	uA		
							8M		1330	1570
							16M		2110	2900
							22.12M		2860	3860
							24M		3060	4120
			VCAP=1.5V V _{CC} =1.8-5.5V T _A =N40C-85C	PLL RCH4M to xxM clock source	16M	2360	3110	uA		
						24M	3360		4330	
						32M FlashWait=1	3490		4010	
						40M FlashWait=1	4240		4890	
						48M FlashWait=1	4910		5720	
		VCAP=1.5V V _{CC} =1.8-5.5V	PLL RCH8M to xxM clock source	16M	2430	3190	uA			
					24M	3420		4405		
					32M FlashWait=1	3560		4090		

		$T_A=N40C-85C$		40M FlashWait=1	4320	4960	
				48M FlashWait=1	4980	5760	
I_{DD} (Sleep mode)	All peripherals clock ON	$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$	RCH clock source	4M	545	625	uA
				8M	1060	1200	
				16M	2030	2290	
				22.12M	2870	3230	
				24M	3100	3470	
		$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$	PLL RCH4M to xxM clock source	16M	2280	2560	uA
				24M	3350	3745	
				32M FlashWait=1	4190	4690	
				40M FlashWait=1	5210	5830	
				48M FlashWait=1	6210	6935	
	$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$	PLL RCH8M to xxM clock source	16M	2340	2625	uA	
			24M	3410	3810		
			32M FlashWait=1	4260	4760		
			40M FlashWait=1	5290	5900		
			48M FlashWait=1	6290	7020		
	All peripherals clock OFF	$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$	RCH clock source	4M	155	190	uA
				8M	280	338	
				16M	500	586	
				22.12M	680	800	
				24M	735	855	
$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$		PLL RCH4M to xxM clock source	16M	715	820	uA	
			24M	1005	1150		
			32M FlashWait=1	1060	1210		
			40M FlashWait=1	1290	1470		
			48M FlashWait=1	1520	1730		
$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$ $T_A=N40C-85C$	PLL RCH8M to xxM clock source	16M	775	888	uA		
		24M	1060	1210			
		32M FlashWait=1	1120	1280			
		40M FlashWait=1	1345	1530			
		48M FlashWait=1	1580	1800			
I_{DD} (LP Run)	All peripherals clock ON, Run while(1) in Flash	$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$	XTL32K clock source Driver=0x0	$T_A=N40-25C$	15.3	20.5	uA
				$T_A=50C$	16	20.5	
				$T_A=85C$	19.3	25	
				$T_A=105C$	25.3	33	
	All peripherals clock OFF, Run while(1) in Flash	$V_{CAP}=1.5V$ $V_{CC}=1.8-5.5V$	XTL32K clock source Driver=0x0	$T_A=N40-25C$	12.1	17	uA
				$T_A=50C$	12.7	17	
				$T_A=85C$	16	21	
				$T_A=N40-25C$	10.6	11.2	uA

I _{DD} (LP Sleep)	All peripherals clock ON	VCAP=1.5V V _{CC} =1.8-5.5V	XTL32K clock source Driver=0x0	T _A =50C	11	11.8	uA	
				T _A =85C	14.2	16		
	All peripherals clock OFF	VCAP=1.5V V _{CC} =1.8-5.5V	XTL32K clock source Driver=0x0	T _A =N40-25C	7.4	7.7		uA
T _A =50C				7.8	8.3			
T _A =85C				11	12.7			
(DeepSleep)	XTL32K +DeepSleep	VCAP=1.5V V _{CC} =1.8-5.5V	XTL32K Driver=0x0	T _A =N40-25C	5.8	6	uA	
				T _A =50C	6.2	6.5		
				T _A =85C	8.5	9.5		
	IRC32K +DeepSleep	VCAP=1.5V V _{CC} =1.8-5.5V			T _A =N40-25C	5.7	5.9	uA
					T _A =50C	6.1	6.4	
					T _A =85C	8.4	9.4	
	WDT +DeepSleep	VCAP=1.5V V _{CC} =1.8-5.5V			T _A =N40-25C	5.5	5.7	uA
					T _A =50C	5.9	6.1	
					T _A =85C	8.1	9.1	
	DeepSleep	VCAP=1.5V V _{CC} =1.8-5.5V			T _A =N40-25C	5.4	5.6	uA
					T _A =50C	5.8	6	
					T _A =85C	8.1	9	

1.若没有其他指定条件，该Typ的值是在25°C & V_{CC} = 3.3V 测得。

2.若没有其他指定条件，该Max的值是V_{CC} = 1.8-5.5 & Temperature = N40 - 85°C范围内的最大值。

3.数据基于考核结果，不在生产中测试。

表 30-8 工作电流特性

30.3.6 从低功耗模式唤醒的时间

唤醒时间是在 RCH 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定：

- 休眠模式：时钟源是 RCH 振荡器
- 深度休眠模式：时钟源是进入深度休眠时所使用的时钟是 RCH 振荡器

Symbol	Papameter	Conditions	Min	Typ	Max	Unit
T _{wu}	休眠模式唤醒时间			1.8		μs
	深度休眠唤醒时间	F _{MCLK} = 4MHz		9.0		μs
		F _{MCLK} = 8MHz		6.0		μs
		F _{MCLK} = 16MHz		5.0		μs
		F _{MCLK} = 24MHz		4.0		μs

1.唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

30.3.7 外部时钟源特性

30.3.7.1 外部输入高速时钟

符号	参数	条件	最小值	典型值	最大值	单位
fXTH_ext	用户外部时钟频率 ⁽¹⁾		0	8	32	MHz
VXTHH	输入引脚高电平电压		0.7VCC		VCC	V
VXTHL	输入引脚低电平电压		VSS		0.3VCC	V
Tr(XTH)	上升的时间 ⁽¹⁾				20	ns
Tf(XTH)	下降的时间 ⁽¹⁾				20	ns
Tw(XTH)	输入高或低的时间 ⁽¹⁾		16			ns
Cin(XTH)	输入容抗 ⁽¹⁾			5		pF
Duty	占空比		40		60	%
IL	输入漏电流				±1	μA

由设计保证，不在生产中测试。

30.3.7.2 外部输入低速时钟

符号	参数	条件	最小值	典型值	最大值	单位
fXTH_ext	用户外部时钟频率 ⁽¹⁾		0	32.768	1000	KHz
VXTHH	输入引脚高电平电压		0.7VCC		VCC	V
VXTHL	输入引脚低电平电压		VSS		0.3VCC	V
Tr(XTH)	上升的时间 ⁽¹⁾				50	ns
Tf(XTH)	下降的时间 ⁽¹⁾				50	ns
Tw(XTH)	输入高或低的时间 ⁽¹⁾		450			ns
Cin(XTH)	输入容抗 ⁽¹⁾			5		pF
Duty	占空比		30		70	%
IL	输入漏电流				±1	μA

由设计保证，不在生产中测试。

30.3.7.3 高速外部时钟 XTH

高速外部时钟(XTH)可以使用一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

外部 XTH 晶振⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
F _{CLK}	振荡频率		4		32	MHz
ESR _{CLK}	支持的晶振ESR范围	32M		30	60	Ohm
		4M		400	1500	Ohm
C _{LX} ⁽³⁾	负载电容	按晶体制造商要求进行配置。				
Duty	占空比		40	50	60	%
I _{dd} ⁽⁴⁾	电流	32M Xtal, CL=12pF, ESR=30ohm		600		uA
T _{start} ⁽⁵⁾	启动时间	32MHz @ XTH_CR.Driver=1111		300		us
		4MHz @ XTH_CR.Driver=0011		2		ms

1.谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

2.由综合评估得出，不在生产中测试。

3.C_{LX}指 XTAL 的两个管脚的负载电容，用户**必须**按晶体制造商的要求选择该电容的容值。

如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。


如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

例：晶体制造商给出晶体的**负载电容**为 8pF 时，匹配电容的容值应为 16pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 15pF 或 12pF 的匹配电容。

晶体制造商给出晶体的**匹配电容**为12pF时，匹配电容的容值应为12pF。考虑PCB与MCU引脚之间的分布电容，建议选择容值为10pF或8pF的匹配电容。

4.电流跟随频率变化而变化，测试条件：XTH_CR.Driver=1110

5.T_{start}是启动时间，是从软件使能XTH开始测量，直至得到稳定的32MHz/4MHz振荡这段时间。这个数值是在 XTH_CR.Startup=10设置下，使用一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



注意:

- 晶体的匹配电容**必须**按照晶体制造商的技术手册的要求进行配置。
如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。
如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

30.3.7.4 低速外部时钟 XTL

低速外部时钟(XTL)可以使用一个 32.768KHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

外部 XTL 晶振⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
F _{CLK}	振荡频率			32.768		KHz
ESR _{CLK}	支持的晶振ESR范围			65	85	KΩ
C _{Lx} ⁽²⁾	负载电容	按晶体制造商要求进行配置。				
DC _{ACLK}	占空比		30	50	70	%
I _{dd} ⁽³⁾	电流	ESR= 65 KΩ C _L =12 pF		350	1000	nA
T _{start}	启动时间	ESR=65 KΩ C _L =12 pF 40% - 60% duty cycle has been reached		500		ms

1.由综合评估得出，不在生产中测试。

2.C_{Lx}指 XTAL 的两个管脚的负载电容，用户**必须**按晶体制造商的要求选择该电容的容值。

如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。


如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

例：晶体制造商给出晶体的**负载电容**为 8pF 时，匹配电容的容值应为 16pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 15pF 或 12pF 的匹配电容。

晶体制造商给出晶体的**匹配电容**为12pF时，匹配电容的容值应为12pF。考虑PCB与MCU引脚之间的分布电容，建议选择容值为10pF或8pF的匹配电容。

3.典型值为XTL_CR.Driver=1001时的功耗。选择具有较小ESR值的高质量振荡器(如MSIV-TIN32.768KHz)，可以通过减小XTL_CR.Driver设置值以优化电流消耗。

4.T_{start}是启动时间，是从软件使能XTL开始测量，直至得到稳定的32768振荡这段时间。这个数值是在**XTL_CR.Driver=1001和XTL_CR.Startup=10**设置下，使用一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



注意:

- 晶体的匹配电容**必须**按照晶体制造商的技术手册的要求进行配置。
如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。
如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

30.3.8 内部时钟源特性

30.3.8.1 内部 RCH 振荡器

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
Dev	RCH振荡器精度	User trimming step for given VCC and TA conditions		0.25		%
		VCC = 1.8 ~ 5.5V T _{AMB} = -40 ~ 85°C	-2.5		+2.5	%
		VCC = 1.8 ~ 5.5V T _{AMB} = -20 ~ 50°C	-2.0		+2.0	%
F _{CLK}	振荡频率		4.0	4.0 8.0 16.0 22.12 24.0	24.0	MHz
I _{CLK}	功耗	F _{MCLK} = 4MHz		80		μA
		F _{MCLK} = 8MHz		100		μA
		F _{MCLK} = 16MHz		120		μA
		F _{MCLK} = 24MHz		140		μA
DC _{CLK}	占空比 ⁽¹⁾		45	50	55	%

1.由综合评估得出，不在生产中测试。

30.3.8.2 内部 RCL 振荡器

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
Dev	RCH振荡器精度	User trimming step for given VCC and TA conditions		0.5		%
		VCC = 1.8 ~ 5.5V	-2.5		+2.5	%
		VCC = 1.8 ~ 5.5V	-1.5		+1.5	%
F _{CLK}	振荡频率			38.4 32.768		KHz
T _{CLK}	启动时间			150		μs
DC _{CLK}	占空比 ⁽¹⁾		25	50	75	%
I _{CLK}	功耗			0.35		μA

1.由综合评估得出，不在生产中测试。

30.3.9 PLL 特性

符号	参数	条件	最小值	典型值	最大值	单位
$F_{in}^{(1)}$	输入时钟		4	4	24	MHz
	输入时钟占空比		40		60	%
F_{out}	输出频率		8	-	48	MHz
$Duty^{(1)}$	输出占空比		48%	-	52%	
$T_{lock}^{(1)}$	锁定时间	输入频率4MHz	-	100	200	μs

1. 由综合评估得出，不在生产中测试。

30.3.10 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
EC_{FLASH}	擦写次数	Regulator voltage=1.5V, $T_{AMB} = 25^{\circ}C$	20K			cycles
RET_{FLASH}	数据保存期限	$T_{AMB} = 85^{\circ}C$	20			Years
		常温	100			Years
T_{b_prog}	编程时间（字节）		22		30	μs
T_{w_prog}	编程时间（字）		40		52	μs
T_{p_erase}	页擦除时间		4		5	ms
T_{m_erase}	整片擦除时间		30		40	ms

30.3.11 EFT 特性

芯片复位可以使系统恢复正常操作。

符号	级别/类型
EFT to IO (IEC61000-4-4)	2KV Class:4
EFT to Power (IEC61000-4-4)	4KV Class:4

软件建议

软件的流程中必须包含程序跑飞的控制，如：

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等.....)

在进行 ESD 测试时，可以把超出应用要求的电压直接施加在芯片上，当检测到意外动作的地方，软件部分需要加强以防止发生不可恢复的错

30.3.12 ESD 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

符号	参数	条件	最小值	典型值	最大值	单位
VESD _{HBM}	ESD @ Human Body Mode			4		KV
VESD _{CDM}	ESD @ Charge Device Mode			1		KV
VESD _{MM}	ESD @ machine Mode			200		V
I _{latchup}	Latch up current			100		mA

30.3.13 I/O 端口特性

30.3.13.1 输出特性——端口

符号	参数	条件	最小值	最大值	单位
V _{OH}	High level output voltage Source Current	Sourcing 5 mA, VCC = 3.3 V (see Note 1)	VCC-0.25		V
		Sourcing 10 mA, VCC = 3.3 V (see Note 2)	VCC-0.6		V
V _{OL}	Low level output voltage Sink Current	Sinking 6 mA, VCC = 3.3 V (see Note 1)		VSS+0.25	V
		Sinking 15 mA, VCC = 3.3 V (see Note 2)		VSS+0.6	V
V _{OHD}	High level output voltage Double source Current	Sourcing 10 mA, VCC = 3.3 V (see Note 1)	VCC-0.25		V
		Sourcing 20 mA, VCC = 3.3V (see Note 2)	VCC-0.6		V
V _{OLD}	Low level output voltage Double Sink Current	Sinking 10 mA, VCC = 3.3 V (see Note 1)		VSS+0.25	V
		Sinking 20 mA, VCC = 3.3 V (see Note 2)		VSS+0.6	V

表 30-9 端口输出特性

- NOTES: 1. The maximum total current, I_{OH(max)} and I_{OL(max)}, for all outputs combined, should not exceed 40 mA to satisfy the maximum specified voltage drop.
2. The maximum total current, I_{OH(max)} and I_{OL(max)}, for all outputs combined, should not exceed 100 mA to satisfy the maximum specified voltage drop.



图 30-2 输出端口 VOH/VOL 实测曲线

30.3.13.2 输入特性——端口 PA, PB, PC, PD, RESET

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IT+(1)}$	Positive-going input threshold voltage	VCC=1.8V	1			V
		VCC=3.3V	1.75			V
		VCC=5.5V	2.8			V
$V_{IT-(1)}$	Negative-going input threshold voltage	VCC=1.8V			0.8	V
		VCC=3.3V			1.5	V
		VCC=5.5V			2.4	V

V _{hys(1)}	Input voltage hysteresis (V _{IT+} - V _{IT-})	VCC=1.8V		0.3		V
		VCC=3.3V		0.4		V
		VCC=5.5V		0.6		V
R _{pullhigh}	Pullup resistor	Pullup enabled VCC=3.3V		80		Kohm
R _{pulllow}	Pulldown resistor	Pulldown enabled VCC=3.3V		40		Kohm
C _{input}	Input capacitance			5		pf

1. 由综合评估得出，不在生产中测试。

30.3.13.3 端口外部输入采样要求——Timer Gate/Timer Clock

符号	参数	条件	最小值	典型值	最大值	单位
t(int)	External interrupt timing	External trigger signal for the interrupt flag (see Note 1)	1.8V	30		ns
			3.3V	30		ns
			5.5V	30		ns
t(cap)	Timer capture timing	Timer4/5/6 capture pulse width Fsystem = 4MHz	1.8V	0.5		us
			3.3V	0.5		us
			5.5V	0.5		us
t(clk)	Timer clock frequency applied to pin	Timer0/1/2/4/5/6 external clock input Fsystem = 4MHz	1.8V		PCLK/2	MHz
			3.3V		PCLK/2	MHz
			5.5V		PCLK/2	MHz
t(pca)(2)	PCA clock frequency applied to pin	PCA external clock input Fsystem = 4MHz	1.8V		PCLK/8	MHz
			3.3V		PCLK/8	MHz
			5.5V		PCLK/8	MHz

NOTES: 1. The external signal sets the interrupt flag every time the minimum t(int) parameters are met. It may be set even with trigger signals shorter than t(int).

2. 由综合评估得出，不在生产中测试。

30.3.13.4 端口漏电特性——PA,PB,PC,PD

符号	参数	条件	最小值	典型值	最大值	单位
I _{lkg(Px.y)}	Leakage current	V _(Px.y) (see Note 1,2)		±50		nA

NOTES: 1. The leakage current is measured with V_{SS} or V_{CC} applied to the corresponding pin(s), unless otherwise noted.

2. The port pin must be selected as input.

30.3.14 RESETB 引脚特性

RESETB 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻。

符号	参数	条件	最小值	典型值	最大值	单位
VIL(RESETB) ⁽¹⁾	输入低电平电压		-0.3		0.8	
VIH(RESETB)	输入高电平电压		0.8*VCC		VCC+0.5	
Vhys(RESETB)	施密特触发器电压迟滞			200		mV
RPU	弱上拉等效电阻	V _{IN} = V _{SS}		80		KΩ
VF(RESETB) ⁽¹⁾	输入滤波脉冲				100	ns
VNF(RESETB) ⁽¹⁾	输入非滤波脉冲		300			ns


1. 由设计保证，不在生产中测试。

30.3.15 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{ADCIN}	Input voltage range	Single ended	0		V _{ADCREFIN}	V
V _{ADCREFIN}	Input range of external reference voltage	Single ended	0		AVCC	V
I _{ADC1}	Active current including reference generator and buffer	200Ksps		2		mA
I _{ADC2}	Active current without reference generator and buffer	1Msps		0.5		mA
C _{ADCIN}	ADC input capacitance			16	19.2	pF
R _{ADC} ⁽¹⁾	ADC sampling switch impedance			1.5		KΩ
R _{AIN} ⁽¹⁾	ADC external input resistor ⁽²⁾				100	KΩ
F _{ADCCLK}	ADC clock Frequency				24M	Hz
T _{ADCSTART}	Startup time of reference generator and ADC core			30		μs
T _{ADCCONV}	Conversion time		20	24	28	cycles
ENOB	Effective Bits	1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=EXREF		10.3		Bit
		1Msps@VCC>=2.7V		10.3		Bit

		500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=VCC				
		200Ksps@VCC>=1.8V REF=internal 1.5V		9.4		Bit
		200Ksps@VCC>=2.8V REF=internal 2.5V		9.4		Bit
SNR	Signal to Noise Ratio	1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=EXREF		68.2		dB
		1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=VCC		68.2		dB
		200Ksps@VCC>=1.8V REF=internal 1.5V		60		dB
		200Ksps@VCC>=2.8V REF=internal 2.5V		60		dB
DNL ⁽¹⁾	Differential non-linearity	200Ksps; VREF=EXREF/AVCC	-1		1	LSB
INL ⁽¹⁾	Integral non-linearity	200Ksps; VREF=EXREF/AVCC	-3		3	LSB
E _o	Offset error			0		LSB
E _g	Gain error			0		LSB

1. 由设计保证，不在生产中测试。
2. ADC 的典型应用如下图所示：



对于 0.5LSB 采样误差精度要求的条件下，外部输入阻抗的计算公式如下：

$$R_{AIN} = \frac{M}{F_{ADC} * C_{ADC} * (N + 1) * \ln(2)} - R_{ADC}$$

其中 F_{ADC} 为 ADC 时钟频率，寄存器 ADC_CR0<3:2>可设定其与 PCLK 的关系，如下表。

下表为 ADC 时钟频率 F_{ADC} 和 PCLK 分频比关系:

ADC_CR0<3:2>	N
00	1
01	2
10	4
11	8

M 为采样周期个数, 由寄存器 ADC_CR0<13:12>设定。

下表为采样时间 t_{sa} 和 ADC 时钟频率 F_{ADC} 的关系:

ADC_CR0<13:12>	M
00	4
01	6
10	8
11	12

下表为 ADC 时钟频率 F_{ADC} 和外部电阻 R_{AIN} 的关系 (M=12,采样误差 0.5LSB 的条件下):

R_{AIN} (KOhm)	F_{ADC} (KHz)
10	5600
30	2100
50	1300
80	820
100	660
120	550
150	450

对于上述典型应用, 应注意:

- 尽量减小 ADC 输入端口 AIN_x 的寄生电容 $C_{PARACITIC}$;
- 除了考虑 R_{AIN} 值外, 如果信号源 V_{AIN} 的内阻较大时, 也需要加入考虑。

30.3.16 VC 特性

符号	参数	条件	最小值	典型值	最大值	单位
Vin	Input voltage range		0		5.5	V
Vincom	Input common mode range		0		VCC-0.2	V
Voffset	Input offset	常温25°C 3.3V	-10		+10	mV
Icomp	Comparator's current	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		0.3 1.2 10 20		uA
Tresponse	Comparator's response time when one input cross another	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		20 5 1 0.2		μs
Tsetup	Comparator's setup time when ENABLE. Input signals unchanged.	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		20 5 1 0.2		μs
Twarmup	From main bandgap enable to 1.2V BGR reference、Temp sensor voltage、ADC internal 1.5V、2.5V reference stable			20		μs
Tfilter	Digital filter time	VC_debounce = 000 VC_debounce = 001 VC_debounce = 010 VC_debounce = 011 VC_debounce = 100 VC_debounce = 101 VC_debounce = 110 VC_debounce = 111		7 14 28 112 450 1800 7200 28800		μs

30.3.17 OPA 特性

OPA: (AVCC=2.2V ~ 5.5 V, AVSS=0 V, Ta=- 40°C ~ +85°C)

符号	参数	工作条件	最小值	典型值	最大值	单位
Vi	输入电压		0	-	AVCC	V
Vo	输出电压 ⁽¹⁾		0.1	-	AVCC-0.1	V
Io	输出电流 ⁽¹⁾				0.5	mA

RL	负载电阻 ⁽¹⁾		10K			Ohm
Tstart	初始化时间 ⁽²⁾				20	us
Vio	输入失调电压	Vic=AVCC/2, Vo=AVCC/2, RL=10KΩ, Rs=50Ω		±6		mV
PM	相位范围 ⁽¹⁾	RL=10KΩ, CL=20pF		65	-	deg
GM	增益范围 ⁽²⁾	RL=10KΩ, CL=20pF		15	-	dB
UGBW	单位增益带宽 ⁽¹⁾	CL=20pF		2.5		MHz
SR	压摆率 ⁽¹⁾	CL=15pF		2.6		V/us
CMRR	共模抑制比 ⁽¹⁾			70		dB

1. 由设计保证，不在生产中测试。
2. 需要同时设置BGR_CR<0>=1

31 唯一设备 ID 寄存器（80 位）

唯一设备标识符最适合：

- 用作序列号
- 在对内部 Flash 进行编程前将唯一 ID 与软件加密原语和协议结合使用时用作安全密钥以提高 Flash 中代码的安全性
- 激活安全自举过程等

80 位的唯一设备标识符提供了一个对于任何设备和任何上下文都唯一的参考号码。用户永远不能改变这些位。

80 位的唯一设备标识符也可以以单字节/半字/字等不同方式读取，然后使用自定义算法连接起来。


基址：0x0010 0E74

UID 规则

偏移地址	描述	UID Bits (80 bits)							
		7	6	5	4	3	2	1	0
0	Lot Number	UID[7:0]							
1		UID[15:8]							
2		UID[23:16]							
3		UID[31:24]							
4		UID[39:32]							
5		UID[47:40]							
6	X Coordinate on the wafer	UID[55:48]							
7	Y Coordinate on the wafer	UID[63:56]							
8	Wafer Number	UID[71:64]							
9	Rev ID	UID[79:72]							

32 封装尺寸

LQFP64 封装




Symbol	LQFP64 (10x10)		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	--	0.26
b1	0.17	0.20	0.23
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	11.80	12.00	12.20
D1	9.90	10.00	10.10
E	11.80	12.00	12.20
E1	9.90	10.00	10.10
eB	11.25	--	11.45
e	0.50BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0°	--	7°


NOTE:

- Dimensions “D1” and “E1” do not include mold flash.

LQFP48 封装



DETAIL: F







Symbol	Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	--	0.26
b1	0.17	0.20	0.23
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.50BSC		
L	0.40	--	0.65
L1	1.00REF		
θ	0	--	7°


NOTE:

- Dimensions "D1" and "E1" do not include mold flash.

LQFP44 封装



DETAIL: F





SECTION B-B

Symbol	Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.28	--	0.36
b1	0.27	0.30	0.33
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	11.80	12.00	12.20
D1	9.90	10.00	10.10
E	11.80	12.00	12.20
E1	9.90	10.00	10.10
eB	11.05	--	11.25
e	0.80BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0	--	7°


NOTE:

- Dimensions "D1" and "E1" do not include mold flash.

QFN32 封装




BOTTOM VIEW



SIDE VIEW

Symbol	Millimeter		
	Min	Nom	Max
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
b	0.20	0.25	0.30
b1	0.16REF		
c	0.18	0.20	0.25
D	4.90	5.00	5.10
D2	3.70	3.80	3.90
e	0.50BSC		
N_e	3.50BSC		
N_d	3.50BSC		
E	4.90	5.00	5.10
E2	3.70	3.80	3.90
L	0.25	0.30	0.35
h	0.30	0.35	0.40
L/F 载体尺寸	4.10 x 4.10		

LQFP32 封装




Symbol	Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.33	--	0.41
b1	0.32	0.35	0.38
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.80BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0°	--	7°

NOTE:

- Dimensions "D1" and "E1" do not include mold flash.

TSSOP28 封装



Symbol	Millimeter		
	Min	Nom	Max
A	--	--	1.20
A1	0.05	--	0.15
A2	0.80	--	1.00
A3	0.39	0.44	0.49
b	0.20	--	0.29
b1	0.19	0.22	0.25
c	0.14	--	0.18
c1	0.12	0.13	0.14
D	9.60	9.70	9.80
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.65BSC		
L	0.45	0.60	0.75
L1	1.00BSC		
θ	0	--	8°

NOTE:

- Dimensions “D” and “E1” do not include mold flash.

33 附录 A SysTick 定时器

33.1 SysTick 定时器简介

OS 要想支持多任务，就需要周期执行上下文切换，这样就需要有定时器之类的硬件资源打断程序执行。当定时器中断产生时，处理器就会在异常处理中进行 OS 任务调度，同时还会进行 OS 维护的工作。Cortex-M0 处理器中有一个称为 SysTick 的简单定时器，用于产生周期性的中断请求。

SysTick 为 24 位的定时器，并且向下计数。定时器的计数减到 0 后，就会重新装载一个可编程的数值，并且同时产生 SysTick 异常（异常编号为 15），该异常事件会引起 SysTick 异常处理的执行，这个过程是 OS 的一部分。

对于不需要 OS 的系统，SysTick 定时器也可以用作其他用途，比如定时、计时或者为需要周期执行的任务提供中断源。SysTick 异常的产生是可控的，如果异常被禁止，仍然可以用轮询的方法使用 SysTick 定时器，比如检查当前的计数值或者轮询计数标志。

33.2 设置 SysTick

由于 SysTick 定时器的重新装载值和当前值在复位时都是未定义的，为了防止产生意想不到的结果，SysTick 的设置代码需要遵循一定的流程。

启动→禁止 SysTick→设置重载值寄存器→清除当前值寄存器→使能 SysTick→完成
SysTick 有一个校准值寄存器，它提供的信息有助于所需重载值的计算。如果微处理器中有这个定时的校准，那么这个寄存器的 TENMS 域中就会包含 10 毫秒所对应的计数值。

33.3 SysTick 寄存器

地址	名称	CMSIS 符号	全名
0XE000E010	SYS_CSR	SysTick->CTRL	SysTick控制和状态寄存器
0XE000E014	SYS_RVR	SysTick->LOAD	SysTick重装载寄存器
0XE000E018	SYS_CVR	SysTick->VAL	SysTick当前值寄存器
0XE000E01C	SYS_CALIR	SysTick->CALIB	SysTick校准值寄存器

33.3.1 SysTick 控制和状态寄存器 (CTRL)

位	符号	功能描述	类型	复位值
31:17	Reserved	-	-	-
16	COUNTFLAG	当定时器到0时, 该位置1, 读取寄存器会被清零	RO	0
15:3	Reserved	-	-	-
2	CLKSOURCE	SysTick时钟源选择 1:使用内核时钟 0:使用参考时钟(外部低速时钟XTL)	RW	0
1	TICKINT	SysTick中断使能 1: 中断使能 0: 中断禁止	RW	0
0	ENABLE	置1时SysTick 定时器使能, 要不然计数会被禁止。	RW	0

33.3.2 SysTick 重载寄存器 (LOAD)

位	符号	功能描述	类型	复位值
31:24	Reserved	-	-	-
23:0	RELOAD	SysTick 定时器重载值	RW	未定义

33.3.3 SysTick 当前值寄存器 (VAL)

位	符号	功能描述	类型	复位值
31:24	Reserved	-	-	-
23:0	CURRENT	读出值为SysTick定时器的当前数值, 写入任何值都会清除寄存器, COUNTFLAG也会清零(不会引起SysTick异常)	RW	未定义

33.3.4 SysTick 校准值寄存器 (CALIB)

位	符号	功能描述	类型	复位值
31	NOREF	如果读出值为1，表示没有使用外部参考时钟，SysTick使用内核时钟；如果是0，则使用外部参考时钟（外部低速时钟XTL）	RO	-
30	SKEW	如果设为1，则TENMS域不准确	RO	
29:24	Reserved	-	-	
23:0	TENMS	10毫秒校准值	RO	-

34 附录 B 文档约定

34.1 寄存器相关缩写词列表

寄存器说明中使用以下缩写词：

RW,RW,R/W	读写，软件可以读写这些位。
RO	只读，软件只能读取这些位。
WO	只写，软件只能写入该位。读取该位时将返回无效数据。
W1	只写 1，硬件自动清 0，写 0 无效
R0W1	软件读取该位为 0，写入 1 将该位清零。写入 0 对该位的值无影响。
RW0	软件可以读写该位，写 1 无效，写 0 清除
R1W0	软件读取该位为 1，写入 0 将该位清零。写入 1 对该位的值无影响。
RC	软件可以读取该位。读取该位时，将自动清零。写入“0”对该位的值无影响。
Res, Reserverd	保留位，必须保持复位值。

34.2 词汇表

本节简要介绍本文档中所用首字母缩略词和缩写词的定义：

Word: 32 位数据。

Half Word: 16 位数据。

Byte: 8 位数据。

IAP (在应用中编程): IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。

ICP (在线编程): ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。

AHB: 高级高性能总线。

APB: 低速外设总线。

DMA: 直接存储器访问。

TIM: 定时器

版本记录 & 联系方式

版本	修订日期	修订内容摘要
Rev1.0	2018/8/31	初稿发布。
Rev1.1	2018/10/16	补充第12章FLASH操作描述。
Rev1.2	2018/11/11	增加第2章描述引脚配置和功能，修改13.4节。
Rev1.3	2019/2/27	修正以下数据：①ADC特性 ②加入封装尺寸 ③引脚配置图中HC32F030F8TA / HC32F030F8UA引脚 ④删除OPA校零 ⑤全片擦除（Chip Erase）中Step6和Step7 ⑥ESD特性 ⑦存储器特性中ECFLASH最小值 ⑧控制寄存器（UARTx_SCON）中PEIE描述。
Rev1.4	2019/3/25	增加商业编号HC32F030H8TA-LQ44和HC32F030E8PA-TSSOP28TR内容；5.2.4修改“step7”；5.5.5增加“注”。
Rev1.5	2019/7/25	修正以下数据：①存储器特性 ②ESD特性 ③编程模式。



如果您在购买与使用过程中有任何意见或建议，请随时与我们联系。

Email: mcu@hdsc.com.cn

网址: <http://www.hdsc.com.cn/mcu.htm>

通信地址: 上海市张江高科园区碧波路 572 弄 39 号

邮编: 201203

